|
크게 어려움을 느끼지 않았다. 다만 Booth곱셈기를 설계할 때 처음 값을 인가하는 부분에서 실수가 있었는지 출력이 자꾸 0만 떠서 곤란함을 느꼈었지만 크게 늦지 않게 해결하고 집에 갈 수 있었다. 1. 개요
2. 디자인
3. 결론
4. 느낀점
|
|
|
AND
1
X
1
1
0
1
OR
1
X
1
1
1
0
XOR
0
X
1
1
1
1
PASS
1
1
출력 1
00
01
11
10
00
0
0
1
0
01
0
1
1
1
11
0
0
1
1
10
0
1
0
1
출력 2
00
01
11
10
00
X
X
X
X
01
X
X
X
X
11
0
1
1
0
10
X
X
X
X
출력1 = D1C2 + D1D2C1 + D1D2C1 + D2C1C2 + D1D2C1C2
출력2 = D2
위와 같이 간략화 시킬 수 있다.
논리회로의 간략
|
|
|
설계하며 모드변경을 통해 2가지 Counter를 한꺼번에 구동되도록 설계할 수 있다. 모드 변경에는 'case'를 사용한다. Asynchronous reset은 clock과 상관없이 동작된다.
분주회로를 통해 clock을 느리게 하여 사용할 수 있다. (kit에서는 4MHz의 clk가 입력된
|
|
|
시작된다.
·CPU는 R/W 신호를 사용하는 변환의 방향을 선택한다.
·CPU는 데이터가 안정적으로 될 때까지 기다린다.
·데이터 변환은 CS신호의 falling edge에서 흔히 일어난다. 1.UNIT OBJECTIVE
2.UNIT FUNDAMENTALS
3.NEW TERMS AND WORDS
4.DISCUSSION
|
|
|
논리 게이트인 AND, OR, NOT 게이트의 동작특성을 이해한다.
② AND, OR, NOT 게이트의 진리표와ㅏ 논리식을 실험을 통해 확인한다.
2. 실험 이론
① 디지털 논리회로
디지털 논리회로는 조합논리회로와 순서논리회로로 크게 나뉜다. 조합논리
|
|
|
and load = '0' then
st_out <= st_in;
end if;
end process;
end behave;
Conclusion
· state diagram을 통해 '유한 문자열 인식기'의 상태변화 및 출력값을 파악할 수 있었으며 'case'를 사용하여 상태변화를 표현할 수 있었다. Moore machine을 이해하고 설계하였고 IBUF의
|
|
|
half word to
word) unsigned>
<op=15(flag set)>
<op=16(move byte)>
<op=17(move half word)>
실제로 결과값을 살펴보면
모든 연산이 정확함을
확인할 수 있다. ① Arithmetic Logical Unit의 시뮬레이션 결과
① Arithmetic Logical Unit의 설계
|
|
|
reset = '1' then
cnt <= X"0000";
elsif clock'event and clock = '1' then
if cnt = X"270f" then
cnt <= X"0000";
else
cnt <= cnt + 1;
end if;
end if;
end process; 1. 프로젝트 개요
2. 디지털 도어락 기능 설명
3. 구현 사진
4. 구현 동영상
|
|
|
설계하였다.
각 상태에서 입력에 따라 다른 출력을 내도록 설계하였으며 상태에서 상태로 변환하는 프로세스와
상태에서 출력하는 프로세스를 별개로 하는 방식을 채택하여 sensitivity list를 유동적으로 사용할 수 있었다.
LCD출력을 때에 따라
|
|
|
설계하시오.
F(A,B,C) =
BC
A
00
01
11
10
0
0
1
3
2
1
4
5
7
6
EPI1 = = BC
EPI2 = = AC
EPI3 = = AB
F(A,B,C) = = EPI1 +EPI2 +EPI3 = BC + AC + AB
A
B
C V
3.3 다음의 논리함수들을 SOP와 POS의 형태로 간략화 하시오.
Input variable
Minterm
Maxterm
Output
a
b
c
Term
Designation
Term
Designation
F
0
0
0
|
|
메뉴펼치기
