|
현한 부분이다.
< 첫 번째 전자주사위의 논리 회로부분 >
윗줄에 modulo-6 카운터를 구현하기 위한 JK플립플롭 2개와 AND게이트가 보이고 아랫줄에 조합논리 회로를 구현하기 위한 NOT, OR, AND 게이트가 보인다.
< On/Off 스위치의 모습 >
후기
|
|
|
유무를 카운팅해서 화면상에 뿌려주고, 연산되는 과정의 중간값들을 텍스트 파일로 저장해서 알수있게 작성을 했습니다. 1) 보고서 ppt
2) parity check
3) crc-8 오류검증
4) crc-8 modulo-2 연산 과정
5) crc-32 오류검증
6) crc-32 modulo-2 연산 과정
|
|
|
있다.
그림 9-3. 3비트 이진 카운터 상태천이도
이제 카운터 회로를 직접 설계해보자. 예를 들어 클럭펄스가 인가될 때마다 0부터 5까지 차례로 세는 modulo-6 카운터를 설계한다고 가정하자. 카운터를 설계하는 과정은 앞장에서 학습했던 일반적
|
|
|
modulo-N 카운터
카운터란 일반적으로 그림 7의 상태천이도에 나타낸 것과 같이 클럭펄스(clock pulse)가 하나씩 인가될 때마다 미리 정해진 순서대로 상태가 반복되는 순차회로를 말하며, modulo-N 카운터는 N개의 상태를 갖는 카운터를 말한다.
그림
|
|
|
사용 칩에 대한 설명
74_76 JK 플립플롭
두 개의 입력 J, K를 갖는다.
J=K=1이면 출력 값은
반전된다.
그리고 CLK가 하강에지 일 때
출력 값에 변화가 생긴다.
74_163 Modulo 16 Counter
P 와 T 는 Enable 단자로
값이 1로 입력 되었을 때 CLK 값에 따라 출
|
|
메뉴펼치기
