|
상태가 된다. 이 상태에서 출력 F는 논리 1이 된다.
(2) 입력 A와 B가 모두 논리 1인 고전압의 경우
입력 A와 립력 B가 모두 논리 1이면 아래 그림(b)와 같이 Q1의 베이스-이미터 사이가 역방향 바이어스가 되므로 컬렉터 전류는 R1저항과 Q1의 베이스
|
- 페이지 4페이지
- 가격 1,000원
- 등록일 2004.09.25
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
pin 1
V pin 2
Input Voltage
Output Voltage
0
2.5
+5
표 3-4-2 (74HC04)
V pin 1
V pin 2
Input Voltage
Output Voltage
0
2.5
+5 실험 3.
CMOS 와 TTL NAND/NOR 게이트 정의와 동작
1. 목적
2. 기본 이론
3. 실험 기기 및 부품
4. 실험 과정
5. 실험 고찰
6. 필요한 결과
|
- 페이지 10페이지
- 가격 1,000원
- 등록일 2010.12.27
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
. 여러 상품화 되어 나오는 센서들의 출력은 사용자가 몇 볼트에서 사용할지 잘 알 수 없으므로 오픈 컬렉터로 만들기도 한다.
TTL NAND/NOR 게이트
( 예 비 ) (1) 카르노맵을 이용한 함수의 간소화
1. 실험목적
2. 실험 방법, 이론 및 예측
|
- 페이지 8페이지
- 가격 2,000원
- 등록일 2010.03.24
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
정논리와, 이와 반대로 높은 전압을 0, 낮은 전압을 1로 해석하는 부논리로 각각 해석하여 각 게이트의 논리동작을 아래 표에 기록하여라.
게이트
논리해석
7400
7402
7408
7432
정논리
NAND
NOR
AND
OR
부논리
AND
OR
NAND
NOR
■ AND연산 에서 입출력 신호를
|
- 페이지 6페이지
- 가격 4,200원
- 등록일 2012.12.07
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
정논리 기본 gate
NOR
NAND
NAND
OR-NOR
최소 fan-out
5
8
10
25
gate당 소모전력 (㎽)
12
8
10
10
잡음 감응도
normal
good
very good
good
전달지연시간(㎱)
12
30
10
2
flip-flop동작 최대 주파수(㎒)
8
12
15
60
기능상 분류
high
fairly high
very high
high
목차
1) RTL (Resistor-Transistor L
|
- 페이지 10페이지
- 가격 1,500원
- 등록일 2005.06.04
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|