|
pin 1
V pin 2
Input Voltage
Output Voltage
0
2.5
+5
표 3-4-2 (74HC04)
V pin 1
V pin 2
Input Voltage
Output Voltage
0
2.5
+5 실험 3.
CMOS 와 TTL NAND/NOR 게이트 정의와 동작
1. 목적
2. 기본 이론
3. 실험 기기 및 부품
4. 실험 과정
5. 실험 고찰
6. 필요한 결과
|
|
|
게이트 회로에서 저항값은 R1은 4kΩ, R2는 1.6kΩ, R3는 2kΩ, R4는 5kΩ 정도가 된다.
TTL 게이트에서는 입력의 수를 늘리려면 입력 트랜지스터의 이미터 수를 늘리면 된다.
(a) 입력에 저전압 공급
(b) 입력에 고전압 공급
[그림] 표준 TTL NAND 게이트 동
|
|
|
TTL소자에 비하여 CMOS소자는 잡음여유가 훨씬 크다.
○ 실 험
1) 인버터로서의 게이트
- 2번 핀에 high(1)를 넣어줌으로 써, 1번 핀의 입력값에 따라 3번핀으로 출력되는
출력값은 1번핀의 입력값의 역수로 나온다.
2) 게이팅 동작
- NAND 게이트는 AND
|
|
|
게이트의 모든 입력을 연결시켜서 1 입력 NAND 게이트를 만들면 이것이 곧 NOT 게이트가 된다
2. NAND 게이트에 NOT 게이트를 직렬로 연결하면 AND 게이트와 같이 된다
3. 세 개의 NAND 게이트를 연결하면 OR 게이트를 얻을 수 있다
Ⅲ. 게이트와 TTL(
|
|
|
게이트 회로에서 저항값은 R1은 4kΩ, R2는 1.6kΩ, R3는 2kΩ, R4는 5kΩ 정도가 된다.
TTL 게이트에서는 입력의 수를 늘리려면 입력 트랜지스터의 이미터 수를 늘리면 된다.
(a) 입력에 저전압 공급
(b) 입력에 고전압 공급
[그림] 표준 TTL NAND 게이트 동
|
|
 |
탕으로 두 입력 신호를 논리‘0’으로 리셋 시키는 구조를 사용함으로써 Up과 Down신호가 충분한 시간동안 논리‘1’의 값을 유지할 수 있도록 설계하였고 이에 따라 위상주파수 검출기가 NAND 게이트의 문턱전압에 상관없이 동작하게 함으로써
|
|
|
TTL에 의해 가리키게 된다. Undervoltage lockout은 또한 모든 출력되었던 운전자들(LA, LA, LC, HA, HB, HC)을 끈다. 이 장치는 150 mV의 hystresis를 가진다
<그림 4-5> Cross Conduction, Brake, and UVLO Circuits
4.7 실험결과
ML4425 PWM 센서리스 구동 브러시리스 직류
|
|
 |
NAND 게이트를 이용한 메모리 반도체를 다룬 경험이 있습니다. 당시 메모리 비전 2030을 통하여 비메모리의 Foundry 산업...(이하생략) - 자기소개서
LS엠트론 및 해당 직무에 지원하게 된 동기에 대하여 기술해 주시기 바랍니다. (최소 100자,
|
|
 |
논리게이트에서 오류가 생겨 더 이상 다음 작업으로 진행되지 못했는데, 무엇이 문제인지 알기 위해 AND, OR, NAND, NOR 게이트에서 원인을 분석하였습니다. 1주일 동안은 문제를 찾지 못해 연습에 어려움이 있었지만 엔플북스 전자캐드 책을 통해
|
|
 |
게이트에서 오류가 생겨 더 이상 다음 작업으로 진행되지 못했는데, 무엇이 문제인지 알기 위해 AND, OR, NAND, NOR 게이트에서 원인을 분석하였습니다. 1주일 동안은 문제를 찾지 못해 연습에 어려움이 있었지만 엔플북스 전자캐드 책을 통해 문
|
|
 |
게이트(AND, OR, NOT, NAND, NOR, XOR, XNOR)의 진리표를 작성하시오.
□ 플립플롭(flip-flop)의 종류와 그 동작 원리를 설명하시오.
□ 레지스터와 시 <제목 차례>
? 이 자료를 구성하면서 읽어본 참고 문헌 11
? 지원자는 왜 전자공학 학술이론을 연
|
|
|
Gate-All-Around, HBM) 중 관심 있는 것은 무엇인가요?
8. 삼성전자의 글로벌 반도체 경쟁력은 어디에서 나온다고 생각하나요?
9. 만약 근무하게 된다면 어떤 공정을 하고 싶은지?
10. 학점이 높은데 본인만의 팁이 무엇인지?
11. 학부 연구생 했는데
|
|
메뉴펼치기
