|
알 수 있었다. 실험[1] R-S Flip-flop
1. 실험방법
2. 실험 결과
3.분석 및 고찰.
실험[2] Clocked R-S Flip-Flop
1.실험방법
2.실험결과
3.분석 및 고찰
실험[3] J-K Flip-Flop
1.실험 방법
2.실험 결과
3.분석 및 고찰
4. 느낀점
|
|
|
낮으면, 클럭의 상향에지에서 Q를 높게 만들며, J가 낮고 K가 높으면, 출력은 상향에지에서 Q를 낮은 값으로 만든다. 마지막으로 J와 K가 높으면, 출력은 상향에지에서 토글된다. 1.R-S 플립-플롭
2.NAND래치
3.D 플립-플롭
4.J-K 플립-플롭
|
|
|
실험 6. Bistable or flip-flop
1. 목적
Flip-flop 에 대한 여러 가지 형태의 동작과 특성에 대해 공부한다.
1. R-S 플립플롭의 동작원리를 이해한다.
2. D 플립플롭의 동작을 이해한다.
3. J-K 마스터-슬레이브 플립플롭의 동작특성을 이해한다.
2. 실험 기기
|
|
|
Flip-Flops
⑤ 7476 - Dual J-K Flip-Flops with Preset and Clear 논리회로 실험 5. 인코더 (Encoder)
실험 1. 인코딩 - 10진 / Excess - 3 코드
실험 2. 7 segment 표시기를 갖는 BCD 카운터
논리회로실험 6. Latch & Flip Flop
(1) 예비과제 (1)에서 구한 R-S Latch를 구성
|
|
|
flip-flop과의 차이점은?
⇒ 실험 5에서는 level trigger가 동작하였는데 level trigger는 clock의 상태가 high-level과 low-level로 나뉘는데, 레벨에 따라 high-level일 때는 계속 동작하고 low-level일 때는 정지하게 됩니다.
실험 6에서 동작한 edge trigger는 clock이
|
|
메뉴펼치기
