|
볼 수 있다.
7. 참고문헌
※ Microelectronic CIRCUITS, 5th, Sedra/Smith, Oxford, chap 2
※ 대학전자회로 실험, 1997년, 청문각, 이승훈외 3명 335~347p 1. 제목
2. 목적
3. 이론
4. 실험 결과 및 분석
5. 검토 및 보고 사항 (디자인 프로젝트)
6. 토의
|
|
|
임피던스(Hi-z)가 되어 개방 상태가 된다.
①플로팅 : 허공에 뜨다, 아무것도 연결을 하지 않는 상태, 전자적으로는 아무것도 연결을 하지 않으면 각종 노이즈나 주위 환경에 따라서 H의 입력이 될 수도 있고 L도 될 수도 있다.
소자특성마다 주
|
|
|
예비고찰
1. 이번 실험은 광전효과 실험 장치를 통하여 Plank\'s constant \"h\"를 결정하는 것이 목적이다. 우선 매뉴얼의 지시에 따라 실험 장치를 올바르게 설치한 후 각 파장별 저지전압을 정확히 측정한다면 Plank\'s constant는 거의 정확한 값으로
|
|
|
감소시켜 f=250Hz 일 때는 커패시터의 임피던스가 4배가 되어 커패시터에 걸리는 전압이 더 많아짐을 관측할 수 있었다. 실험 3. 접지 개념
1. 목적
2. 이론적 배경
3. 사용 장비 및 부품
4. 실험 방법
5. 예비 보고서
6. 결과 보고서
|
|
|
임피던스를 복소수 Z＝R＋jX의 형으로 나타낼 때 X가 음이면 Z는 용량성이라 말하고, X를 용량성 리액턴스라고 한다. 즉 정전 용량에 기인한 교류 회로의 리액턴스로서 단위는 옴이다. 용량을 C, 주파수를 f라 하면 용량성 리액턴스 Xc는 1/2πfC＝1
|
|
|
레포트)
3. 실 험 과 정
4. 실 험 결 과
(1) 인덕터의 L-R-C 측정
(2) 주파수에 따른 리액턴스의 변화
(3) 인덕턴스의 내부저항
(4) 인덕터 양단의 위상차(오실로스코프 이용)
(5) 직렬 접속 회로
(6) 병렬 접속 회로
5. 고 찰
(1) 인덕터의 L-R-C
|
|
|
측정한 공진주파수에서, 출력전압과 전류의 진폭 과 를 측정하여 회로의 총 저항을 계산하는 실험을 하였다. 일단 실험 2에서 와 실험 3에서의 을 비교해보면 각각 3.020V, 2.995V로 거의 같다는 것을 볼 수 있었다. 하지만 RLC 회로에서 저항 R이 10
|
|
|
예비실험): Multisim 사용한 모의 실험(시뮬레이션)
■ 모의실험회로 1 : BJT B급 전력증폭기 시뮬레이션
이론(계산)값
시뮬레이션 값
12V
12V
0A
0A
-12V
-12V
1.7uA
1.776uA
■ 모의실험회로 2 : BJT B급 전력증폭기 파형측정
전압이득(시뮬레이션)
전압이득(
|
|
|
굉장히 오래 걸렸다. 3장 실험부터는 확실히 어려워질 텐데 벌써부터 헤매서 걱정이 된다. 예비보고서를 충실히 써서 실험에 막힘이 없도록 하여야겠다. 이번실험이 꽤 어렵긴 했지만 보고서를 쓰고나니 뿌듯한 느낌도 배가되었다.
|
|
|
회로에서 Hysteresis특성이 무엇보다도 흥미로웠고, noise따른 오차만큼 출력전압도 감소한다는 것도 흥미로웠습니다.
다음주에 실험할 FET실험도 사전에 FET에 대한 철저한 예비 공부와 그에따른 회로도 많이 공부해봐야 겠습니다. 1>기본이론
|
|
메뉴펼치기
