|
병렬 연결하면 는 9.065㏀으로 10.5㏀와 크게 차이가 없다. 위의 파형을 보면 66.3㏀을 연결하지 않았을 때의 파형과 크게 차이가 없는 것을 알 수 있었다.
실험 2. A/D converter
《 A/D CONVERTER 회로 구성 》
《 A/D CONVERTER 회로 구성 》
회로구성 실험1의
|
|
|
회로
[그림 20.]완성된 회로
[그림 21.]PC와의 연결
[그림 22.] TEXT 전송 모습
[그림 26.]에서 VCC2를 파워 서플라이에서 5V로 맞추어 넣었다. 그리고 50PIN 커넥터를 이용하여 트레이닝 키트의 확장 포트와 연결하였고 9PIN 커넥터로 PC의 직렬 포트와 연
|
|
|
<실험목적>
브릿지 정류기에서의 도통은 2개의 직렬 연결된 정류기가 교대로 도통되는 결과임을 확인한다.
입,출력 파형을 관찰하고 측정한다.
DC전압 출력과 리플에 대한 여파 회로의 효과를 측정한다. CH.9 브릿지 정류기 ( Bridge Rec
|
|
|
회로가 만들어지기 때문이다. 그렇기 때문에 전압이 점점 줄어들게 되는 것이다. 부하저항을 선택할때는 제너다이오드의 역방향 저항에 대해 최소 수십-수백배의 저항을 설치해야 할 것이라고 본다. 그러므로 부하저항이 일정한 크기 이상일
|
|
|
직렬로 연결한다. 여기에서 저항은 이다.
(2) DC power supply를 이용하여 를 에서 까지 씩 증가시키면서 저항에 흐르는 전류 과 저항에 걸린 전압 을 측정하여 주어진 표에 기록하시오.
1V
2V
3V
4V
5V
1mA
2mA
3mA
4mA
5mA
(3) 저항을 으로 바꿔서 (1), (2)를
|
|
|
회로도
-오른쪽 위의 결과표를 보면 옴의 법칙을 완전히 일치하지는 않지만 근사적으로 일차 한다. 예를 들어 직렬 연결된 5㏀저항을 보면 V=IR이므로 5㏀ * 0.61㎃ 은 3.05V 가 나와야 하지만 실제 측정된 값은3.0421V 이며 0.0079V 의 차이는 아주 작
|
|
|
회로 오작동의 원인이 되는 동시에 접점의 마모를 재촉하게 되므로 방지 조치가 필요하다.
채터링 방지
- 스위치에 저항과 커패시터를 병렬로 연결하여 채터링을 방지한다.
- 소프트웨어 측면으로는, 시간지연(Time delay)루틴을 이용한다.
(키
|
|
|
병렬) 고려
◇ 전압 분배 바이어스 회로의 해석
RIN(base) βDCRE 이므로,
Base에서 접지까지의 전체 저항 = R2∥βDCRE
∴ by 전압분배 법칙.
VB = VCC
if βDCRE ≫ R2, VB VCC
한편, VB = VBE + VE 이므로, VE = VB - VBE
이때 IE =
IE를 알면, 다른 모든 회로 변수값
|
|
|
회로에 대한 Q값은 대략 얼마인가?
(a) 2(b) 4
(c) 6(d) 8
⇒
결국 4이다.
3. 필터의 중심주파수에서 출력신호는 입력신호와 얼마나 위상차가 나는가?
(a) 0°(b) 45°
(c) 90°(d) 180°
⇒ 필터의 중심주파수는 통과대역을 의미하는 것으로서, 회로에서 보면
|
|
|
90이고, 역률은 0이 되는 것을 확인할 수 있었습니다.
실험에서 무시할 수 있을 정도의 작은 오차가 발생했는데, 이 오차의 원인은 회로의 임피던스가 증가하고, Z에서 소모되는 전력이 증가하게 되었기 때문입니다. 실험
비고 및 고찰
|
|
메뉴펼치기
