|
수를 바꾸어서 (5)를 반복해 본다.
(7) 회로를 구성하여 어느 주파수하에서의 회로 impedance Z를 구한 후 합성공식
에 의한 값과 비교하여라. 동시에 을 측정하여 의 관계를 확인해
본다. 이로부터 전체전압과 전류간의 위상관계를 알아본다.
또 p
|
|
|
4.69
5.73
14.97
5
15
0.71
0.65
2.15
1.36
10.13
15.00
7
15
0.70
0.64
2.15
1.36
10.11
14.97
실험 고찰
1. 직렬 연결된 저항기의 전압강하와 회로 전체에 인가된 전압 사이의 관계를 설명하시오.
---> 직렬일 때 전압은 각 저항을 거치면서 각 저항마다 전압 값이 나
|
|
|
한 취소가 일어나지 않고 앞으로 치우치는 변화가 일어남이 작을지라도 여전히 그렇게 끝난다. 본질적으로, 전극 전압은 뒤따르는 경향이 있으나 항상 약간의 낮은 가치로 남는다. 이 뒤따르는 활동 때문에 이 회로는 종종 전극 뒤쫓는 회로
|
|
|
NR=2 BV=100.1 IBV=10 TT=4.761E-6)
.end
r=100k일 경우
r=10k일 경우
r=1k일 경우
r=100Ω일 경우
r= 10Ω일 경우 1.반파정류회로
2.전파정류회로
3.브리지 회로
4.리미티 회로
5.전압배가기
6.클램프 회로
7.제너다이오드특성
8.피크정류기
|
|
|
전압분배에 의해 상대적으로 5.6K일 때 보다 출력에 적은 전압이 걸리기 때문이다. C1을 제거한 회로에서 제거된 C1 때문에 출력파형이 2배로 증가하지 않을것이라 예상했는데 입력전압의 거의 2배인 출력전압을 확인할 수 있었다. 이는 더 공부
|
|
|
0 (REG)
사용예 :
특정비트를 클리어시키는데 사용될 수 있다.
위의 예에서는 REG의 하위 4비트[3:0]를 클리어시켰다.
▣ IORLW : Inclusive OR Literal with W
문법 :
IORLW k
오퍼랜드 :
k=0~255
동작 :
(W) .or. k → (W)
STATUS :
Z
설명 :
W의 각비트를 k와 OR 시킨다
|
|
|
회로를 보면 = 5V 주파수가 10KHz의 구형파가 TTL소자인 7406에 입력된다. TTL은 BJT방식으로 동작하고 또 출력 전압의 HIGH가 CMOS의 입력 HIGH보다 낮은 경우가 발생하므로 이 부분을 보상하기 위해 PULL UP 저항 15㏀이 사용되었다. 4001핀 1번에 다소 낮
|
|
|
회로를 (선형)회로라 한다.(2) 저항에 대한 전압-전류 그래프는 (선형성)이다.(3) 위 회로 해석에 필요한 최소 루프전류의 수는 (3개)이다.(4) 위 회로에서 전압원 V에 의해 회로에 공급되는 전류 I를 구하기 위해 루프전류 방법을 사용한다. 모든
|
|
|
병렬로 연결시키고 입력과 부하 사이에 저항을 삽입한다.
그림 2. 전압 안정화 회로
그림 2와 같이 기본적인 전압 안정화 회로에서 제너 다이오드의 테브난 등가 전압은 전원전압보다 작다. 제너 다이오드의 테브난 등가 전압은 그림 2의 회로
|
|
|
회로의 전압
이론 값 : R3에 흐르는 전류와 전압이 0 이므로 전압은 R1과 R2에 각각 나눠 걸린다.
따라서 25v * (1/(1+1)) = 12.5v 가된다.
실험 값 : 12.38v
오차 : ｜12.5-12.38｜= 0.12
오차율 : 0.12 *100 = 12%
2. 테브닌 회로의 저항
이론 값 : 전압원을 제거했을
|
|
메뉴펼치기
