|
= yi_reg(16);
yq_out <= yq_reg(16);
WHEN 61 => yi_out <= yi_reg(33);
yq_out <= yq_reg(33);
WHEN 62 => yi_out <= yi_reg(2);
yq_out <= yq_reg(2);
WHEN 63 => yi_out <= yi_reg(61);
yq_out <= yq_reg(61);
WHEN 64 => yi_out <= yi_reg(30);
yq_out <= yq_reg(30);
WHEN 65
|
|
|
T-1 DOWNTO 0);
yi_out => dlyi0_out, --: OUT SIGNED(N_BIT-1 DOWNTO 0);
yq_out => dlyq0_out); --: OUT SIGNED(N_BIT-1 DOWNTO 0));
UCMUL_0: cmul
GENERIC MAP(N_BIT+1, 10, N_BIT+1)
PORT MAP(xi => cmuli0_in, --: IN SIGNED(N_BIT1-1 DOWNTO 0);
xq => cmulq0_in, --: IN SIGNED(N_BIT1-1 DOWNTO 0);
wi
|
|
|
FFT
2.4 UART 구현
2.4.1 FPGA UART 구현
2.4.1.1 UART 송신부
2.4.1.2 UART 수신부
2.4.2 PC 파트 OFDM Client 구현
2.4.2.1 MFC 소개
2.4.2.2 MFC를 이용한 시리얼통신
2.4.2.3 OFDM Client 구현
3. 결과
3.1 OFDM 블록의 MATLAB 시뮬레이션
3.2 OFDM MODEM의 HDL 시뮬레이션 및
|
|
메뉴펼치기
