|
Verilog Code를 이용하여 설계하였고 설계과정 중에서 오류도 많이 발생했고 여러 번의 수정을 거쳐 완성하게 되었다. MP3의 전체 알고리즘을 구현한 것은 아니지만 어느 한 부분을 설계해 봄으로써 MP3 전체의 구조를 공부하게 되었고 IMDCT라는 구
|
|
|
로그램을 통해서 얻게된 값의 차이를 그래프로 그려봄으로써 알 수 있었다. 이러한 차이가 생기는 이유는 최하위 비트가 간혹 한비트식 다른 값을 나타내는 경우가 있었는데 이는 연산과정에서 유효숫자의 처리가 C와 Verilog가 반올림, 버림
|
|
|
4.2에 a번 문제에서는 a, d, e는 blocking문으로 b, c는 nonblocking문으로 실행하였을 때, 어떤 시간에 실행되는지를 관찰하는 문제이다. 여기서 a는 blocking문이므로 3ns가 걸린 뒤에 실행하였고 a가 실행되고 나서야 다음 문장으로 넘어오고 nonblocking은
|
|
|
st or posedge key[5]) begin
if(rst) h_time1 <= 8\'d0010_0000;
else if(key[5]) h_time1 <= 8\'b0011_0000;
else begin
case(qh1)
4\'d0 : h_time1 <= 8\'b0011_0000;
4\'d1 : h_time1 <= 8\'b0011_0001;
4\'d2 : h_time1 <= 8\'b0011_0010;
4\'d3 : h_time1 <= 8\'b0011_0011;
4\'d4 : h_time1 <=
|
|
|
<= 5\'b00000;//리셋 led 모두 off
else if(sum_coin > 9\'d39) tea_led <= 5\'b11111; //돈이 390원 이상, led 모두 On
else if(sum_coin > 9\'d34) tea_led <= 5\'b11101; //돈이 340원 이상, 350,400원 차 On
else if(sum_coin > 9\'d24) tea_led <= 5\'b01001; //돈이 240원 이상, 250원 차
|
|
메뉴펼치기
