|
IMDCT의 설계를 Verilog를 이용하여 구현해 보는 것이었다. 일단 Cosine의 값을 정규화 시키는 알고리즘 구현을 이해하는 것이 생각보다 쉽지 않았다. 그리고 Main 알고리즘인 IMDCT를 기준으로 Rom과 Ram 그리고 ALU가 서로 상호작용을 하여 입력데이터
|
- 페이지 15페이지
- 가격 2,000원
- 등록일 2010.09.10
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
--lpm_add_sub CARRY_CHAIN="MANUAL" CARRY_CHAIN_LENGTH=48 DEVICE_FAMILY="Cyclone II" LPM_DIRECTION="SUB" LPM_WIDTH=1 cout dataa datab result
--VERSION_BEGIN 9.1 cbx_cycloneii 2009:10:21:21:22:16:SJ cbx_lpm_add_sub 2009:10:21:21:22:16:SJ cbx_mgl 2009:10:21:21:37:49:SJ cbx_stratix 2009:10:21:21:22:16:
|
- 페이지 1페이지
- 가격 5,000원
- 등록일 2010.11.09
- 파일종류 압축파일
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
Single Cycle CPU 제작,베릴로그, 소스, 레포트
Single Cycle CPU 제작,베릴로그, 소스, 레포트
정상적으로 모두 작동
결과레포트까지 있습니다.
쿼터스로 돌림. 1. 프로젝트 목적……………………………………………… 1
2, 설계사항의 정의
|
- 페이지 5페이지
- 가격 2,000원
- 등록일 2008.11.28
- 파일종류 압축파일
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
ALU( Ripple Carry Adder 이용 ),Wallace( 곱셈기 ),베릴로그,쿼터스, 소스
결과레포트만 있습니다.
베릴로그로 짠 소스있습니다.
|
- 페이지 3페이지
- 가격 700원
- 등록일 2008.11.28
- 파일종류 압축파일
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
로그래밍 제어 방식을 사용한다.
- control 메모리의 크기는 128 x 28(비트 수 가변가능)
≪ … 중 략 … ≫
#베릴로그 소스
♡LOVE CPU
module love_cpu(rst, clk, r0,r1,r2,r4,addr,FS,address,Data_out, opcode_t_mux, C1, V1, N1, Z1, C_C, C_V, C_N,C_Z);
input rs
|
- 페이지 154페이지
- 가격 23,000원
- 등록일 2013.11.21
- 파일종류 압축파일
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|