|
REPORT
< D플립플롭 >
1. D플립플롭
entity asdasd is
Port ( D : in STD_LOGIC;
clk : in STD_LOGIC;
CLEAR : in STD_LOGIC;
Q : out STD_LOGIC);
end asdasd;
architecture Behavioral of asdasd is
begin
process (clk, D)
begin
if clk'event and clk = '1' then
Q <= D;
end if;
end process;
end Behavioral
|
|
|
D 입력을 분리하라. Q에서 D 입력으로 선을 연결하라. 오실로스코프로 파형들을 관찰하라. 관련 이론에서 언급했듯이 상대적 타이밍 측정 시에는 가장 느린 파형의 채널에 스코프의 트리거를 맞추어야 한다. 보고서에 D 플립-플롭에 관한 관찰
|
|
|
이, 마치 3개의 램프만을 위해 설계한 것처럼 동작한 것이다. 이러한 오동작의 원인을 나름대로 분석해본 결과, D플립플롭의 특성을 통해 이 문제를 해석할 수 있을 것이라고 생각했다. 다음 램프가 켜지기 위해서는 앞단계의 플립플롭의 1출
|
|
|
D플립플롭에관한실험을 진행하였다.
솔직히 D플립플롭에대한 내용은 상당히 어려웠고 이해를 하기가 힘들었다. 참고서적을 통해 다음과같은 내용을 알수있었고
※D플립플롭은 D입력이 HIGH이면 클럭펄스 상승에지에 SET이 되며, D입력이 LOW이
|
|
|
반복 한다.
② 구형파 발생기를 통해 CLK의 클럭신호 파형에 대한 , 출력파형을 오실로스코프로 확인한 후, 오실로스코프로 관측한 결과 파형을 타이밍도에 나타낸다. 1.실험 목적
2.실험 이론
(1)RS 플립플롭
(2)D 플립플롭
3.실험 방법
|
|
메뉴펼치기
