|
증폭기 (Common Drain Amplifier)
드레인 증폭(common darin) 접속은 FET에 대한 또 다른 기본적인 증폭기 구성이다. 소스 공통 접속과는 달리 드레인 공통 접속은 부하 저항이 소스 회로에 연결되고, 출력이 소스로부터 얻어지므로 이 회로의 출력 특성은
|
|
|
PSpice 모의실험 - CH.5 FET 바이어스 회로 및 FET증폭기
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 schematic 및 입력전압(), 출력전압()의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여라. 의
|
|
|
증폭기
공통 드레인 구성은 FET에 대한 또 다른 기본적인 증폭기 구성이다. 소스 공통 접속과 는 달리 공통 드레인 접속은 부하저항이 소스 회로에 연결되고, 출력이 소스로부터 얻 어지므로 이 회로의 출력특성이 매우 다르다. 출력 임피던스
|
|
|
공통 게이트 증폭기는 공통 베이스 증폭기(BJT)와 유사
낮은 입력저항 Rin(source) = 1/gm
전압이득은 공통소스증폭기와 동일(Av = gmRd)
FET(Fileld-Effect Transistor)이 고입력 임피던스를 갖는 이유
간단히 말씀 드리면 FET의 물리적 구조 때문입니다. 게
|
|
|
FET 자체의 교류 임피던스는 거의 개방회로이지만, 입력에서 본 것은 게이트와 접지 사이의 임피던스이다. 그림 14에서 입력 임피던스는
Z_i = R_G
그림 14 공통 소스 JFET 증폭기
그림 15의 전압 배분기회로의 경우에는
Z_i = R_1 || R_2 = {R_1 R_2 } OVER {R
|
|
메뉴펼치기
