|
Array Processor)
3.1 배열 프로세서
4. 벡터 프로세싱(Vector processing)
5. Systolic Array
5.1 Systolic Array
5.2 비트 레블 슈퍼 Systolic Array
6. 데이터 플로우 (Data Flow)
6.1 데이터 플로우 동작 원리
6.2 데이터 플로우 구성
6.3 데이터 플로우 프로그램
6.
|
|
|
벡터 처리(vector processing)
3. 배열 프로세서(array processor) 구조
(a) 분산 메모리 모델
(b)공유 메모리 모델
4.systolic array
5.데이터 플로우(dataflow) 구조
6. Fault Tolerant 컴퓨터 시스템이란?
7.망구조(Network Archtecture)
8.DMA (Direct Memory Access)
|
|
|
systolic) 배열 구조는 상호 연결되어 동기적으로 동작하는 처리기들의 집합으로 구성되어 있으며 각 처리기는 간단한 수치 연산을 수행하는 것이 일반적이다. 비교적 간단하고 규칙적인 통신과 제어 구조를 가지는 장점이 있고 파이프라인 방
|
|
|
처리기 : PE들 사이의 직접적인 전송이나 공유 기억 장치에 의해 이루어지며, 통신은 공유 기억 장치 없이 직접 이루어진다. (1) 파이프라인 처리
(2) 배열 처리기(array processor)
(3) 다중 처리기(multiprocessor)
(4) 벡터 처리기(vector processor)
|
|
|
array processor)
▪▪▪▪▪
10-06
다중 처리기(multiprocessor)
▪▪▪▪▪
10-07
벡터 처리기(vector processor)
▪▪▪▪▪
10-08
▲ 병렬처리 컴퓨터(SPACE-Series)
▪▪▪▪▪
10
|
|
메뉴펼치기
