|
op_s:std_logic;
SIGNALclear_s:std_logic;
SIGNALth_s:integer;
SIGNALtm_s:integer;
SIGNALts_s:integer;
SIGNALwm_s:integer;
SIGNALws_s:integer;
SIGNALwms_s:integer;
--clk_gen----------------------------------------------------
COMPONENT clk_gen
PORT(
clk5M: INSTD_LOGIC;
reset: INSTD_LOGIC;
clk500: OUTS
|
|
|
Interface Circuit
4. Software Block Description
- Referenced Additional Documents
5. Timing Block Diagram
- Referenced Additional Documents.
6. VHDL Code & Visual .Cpp & .Ucf Code Information.
- Referenced Additional Documents.
7. Digital Clock Circuit
- Referenced Additional Documen
|
|
|
1. 시계 블록도(1page)
2. VHDL 소스 설명(2~42page)
① easy_clock.vhd
② clock.vhd
③ stopwatch.vhd
④ setclock.vhd
⑤ setalarm.vhd
⑥ alarm_dot.vhd
⑥ seven_seg.vhd
3. 동작방법(43page)
4. 동작결과
5. 고 찰
|
|
|
System On Chip)이라고 한다.
<<표>> 프로그램 성능의 이해
하드웨어와 소프트웨어의 관계
운영체제(Operating System): 하드웨어와 소프트웨어의 인터페이스 역할을 하는 시스템 소프트웨어
기본적인 입출력 작업 처리
&#
|
|
|
Systems Group의 pSeries에서 근무하고 싶습니다. S/W개발하는 곳에서 IBM이라는 이름을 걸고 최고의 작품을 만들어 내는 것이 최종 목표입니다.
Reference
- 한국 IBM(http://www.ibm.com/kr/)
- 한국 IBM 채용정보(http://www-8.ibm.com/employment/kr/)
- 한겨레 신문(http://
|
|
 |
systems engineer, capable of architecting full-stack firmwarefrom bootloaders to cloud gateways. In ten years, I hope to take part in defining the next generation of smart sensing platforms, where analog signal paths and embedded intelligence converge to create seamless user experiences in industrie
|
|
메뉴펼치기
