디지털시스템 비동기식카운터,리플카운터,5카운터,4비트직,병렬레지스터

목차

1.비 동기식 카운터(Counter)

2.bcd 리플 카운터(bcd reple Counter)

3.Divide - by - 5 Counter

4.4비트 병렬 레지스터 (PI PU : Parallel-In Parallel-Out)

5.4비트 직렬 레지스터 (SI PO : Serial-In Parallel-Out)

본문내용

lel-Out)
실습 날짜 : 11월 15일
목적 : 4비트 병렬 레지스터의 개념파악과 이해를 통한 기능수행을 익힌다.
회로도
＿고찰
문제의 크기가 커짐에 따라 데이터를 저장할 때 플립플롭보다는 레지스터가 사용된다. 레지스터는 플립플롭을 모아서 같은 이름과 같은 클럭을 사용하도록 한 것이다. 예를 들어, 컴퓨터에서 가산기로 들어가는 두 입력 값(각각 16비트)은 각각 16개의 플립플롭으로 이루어진 두개의 레지스터에서 오게 할 숭 Lt다. 개별 플립플롭과 게이트로 이런 시스템의 블록도를 보이는 것은 거의 불가능하다. 가장 간단한 형태의 시프트 레지스터는 플립플롭의 집합으로 된 것인데, 클럭 또는 시프트 입력에 따라 데이터를 한 장소에서 오른쪽으로 이동시킨다. 4비트 병렬 레지스터는 레지스터 적재를 한 번에 한다. 물론 각 플립플롭에는 입력선과 적재를 알리는 제어선이 있어야 한다. 4 비트 레지스터를 블록도로 표현하면 다음과 같다. 즉, 4 비트의 입력 정보가 레지스터에 인가되어 저장된 후 원하는 시간에 4 비트 정보가 출력되는 회로를 의미한다. 이때, 저장과 출력은 1 비트의 제어 신호에 의해 이루어지는데, 이를 load 신호라 하며, 클럭펄스에 의해 수행된다.
입력
I1
I2
I3
I4
1 비트 제어 신호
(Load 신호)
출력
Q1
Q2
Q3
Q4
4 비트 레지스터의 블록도
정보의 저장과 출력이 이루어지기 위해서는 입력 단자에 인가된 입력 정보가 기존에 존재하는 정보를 대체하여 저장되고 출력에서 이 정보를 액세스할 수 있어야 한다. 제 6장에서와 같이 D 플립플롭의 특성 방정식은
Q+ = D
이므로, 다음 상태의 출력이 입력과 동일함을 알 수 있으므로 D 플립플롭이 레지스터의 기능을 수행하기에 적합하다. 4 비트 레지스터를 설계하기 위해서는 4 비트의 정보가 동시에 레지스터에 인가되고, 출력되어야 하므로 하나의 클럭펄스가 레지스터를 구성하는 D 플립플롭을 동시에 제어해야 한다는 조건이 필요하다.
4 비트 레지스터 회로는 4개의 D 플립플롭을 병렬로 연결하여 구성된다. 각 플립플롭의 입력 단자를 I1, I2, I3, I4 라 하고 하나의 클럭펄스가 4개의 D 플립플롭 클럭 입력에 동시에 인가되며, 각 플립플롭의 출력은 Q1, Q2, Q3, Q4 라 한다. 이러한 형태의 레지스터를 병렬 입력 (I1, I2, I3, I4), 병렬 출력 (Q1, Q2, Q3, Q4) 즉, PIPO(Parallel Input Parallel Output) 레지스터라 한다.
또 다른 형태의 레지스터로는 SIPO(Serial Input Parallel Output) 레지스터가 있다. 이는 4개의 플립플롭이 종속적으로 직렬 연결되어 있는 형태로서 입력은 어느 하나의 플립플롭에만 인가되고 출력은 4개의 플립플롭에서 액세스하는 형태를 의미한다. 또한, 모든 플립플롭을 동시에 제어하기 위해 클럭펄스를 플립플롭에 동시에 인가한다.
그럼 실험을 해보도록 하자
.
＿결과 그래프 및 타당성 검증.
1. CLK = 0, CLR = 0, SA =0, SB = 1, SC = 1, SD = 0의 계산을 행했을 때. (470ns)
결과를 살펴보자. 병렬 레지스터의 특징을 그대로 살펴볼 수가 있다. 입력값 SA =0, SB = 1, SC = 1, SD = 0의 실행을 했을 때 결과는 그 반대인 입력값 SA =1, SB = 0, SC = 0의 결과를 나타낸다. 계속해서 두 번째 실험...
2. CLK = 0, CLR = 0, SA =1, SB = 0, SC = 0, SD = 1의 계산을 행했을 때. (682ns)
두 번째 실험 역시 병렬 레지스터의 특징을 그대로 살펴볼 수가 있다. 입력값 SA =1, SB = 0, SC = 1, SD = 1의 실행을 했을 때 결과는 그 반대인 입력값 SA =0, SB = 1, SC = 1의 결과를 나타낸다. 따라서 이번 실험의 회로도와 실험은 참임을 알 수가 있다.＿
제목 : 4비트 직렬 레지스터
(SI PO : Serial-In Parallel-Out)
실습 날짜 : 11월 15일
목적 : 4비트 직렬 레지스터의 개념파악과 이해를 통한 기능수행을 익힌다.
회로도
＿고찰
4개의 D 플립플롭을 사용하여 SIPO 형의 4 비트 레지스터를 구성하면 위의 회로도와 같은 모양의 회로도를 구현할 수 있다. SIPO 형의 레지스터는 입력된 외부 정보가 플립플롭을 통해 내부적으로 전달되므로 시프트 레지스터라 한다.
이러한 레지스터형태의 응용분야는 모뎀의 입력 포트이다. 데이터가 전화선을 통해 직렬로 전송되고 한 바이트나 워드를 받을 때까지 매 클럭마다 시프트 레지스터에 데이터가 들어온다. 다음에는 비트들이 시프트 레지스터에서 병렬로 읽혀져서 메모리에 적재되는 방식으로 컴퓨터 메모리와 모뎀이 상호작용을 한다.
앞서 살펴본 4비트 병렬레지스터와 거의 흡사하지만 결과에 있어서는 약간 다른 모습을 보여준다. 실제 실험을 통해서 살펴보도록 하자.
＿결과 그래프 및 타당성 검증.
1. CLK = 1, CLR = 0, Data = 0의 계산을 행했을 때. (578ns)
실험결과를 살펴보자. 입력값으로 CLK = 1, CLR = 0, Data = 0을 주고 실행했을 때
q1 =1, q2 = 1, q3 = 0, q4 = 0의 결과를 나타내었다. 앞부분의 결과를 보면 q1 =1, q2 = 0, q3 = 0, q4 = 0이라는 것을 알 수가 있다. 따라서 그 다음 부분인 지금 살펴본 값이 하나씩 순차적으로 1의 값을 나타낸다. 그러면 그 다음 부분의 결과값은 q1 =1, q2 = 1, q3 = 1, q4 = 0 이라고 예상할 수 있을 것이다. 실제 실험을 해보도록 하자.
2. CLK = 0, CLR = 0, Data = 1의 계산을 행했을 때. (686ns)
역시 예상한 대로 CLK = 0, CLR = 0, Data = 1의 값을 집어넣고 실행해 본 결과 앞선 첫 번째 실험결과의 다음 부분에 나올 것으로 예상한 q1 =1, q2 = 1, q3 = 1, q4 = 0 과 정확히 일치한다는 것을 확인할 수가 있다. 따라서 이번 실험의 회로도와 실험결과로 인해서 이 실험은 참이라는 것을 알 수가 있다.＿
수고하셨습니다＿

키워드

플립플롭,   레지스터,   회로도,   병렬 레지스터,   직렬 레지스터,   Divide - by - 5 Counter