디지털 회로 설계

목차

1. 실험 목적

2. 이론

3. 사용기기 및 부품

4. 실험과정 및 결과 예측

5. 참고자료

본문내용

.min, V=V
I= 8㎃
0.35
0.5
V
Input current
I
Vcc=max, V= 2.7
20
㎂
Vcc=max, V= 7.0
0.1
㎃
I
Vcc=max, V= 0.4
-0.4
㎃
Propagation delay
time
t
Vcc= 5.0, C= 15㎊, T= 25
9.0
15
ns
t
10
15
ns
Noise
margin
High-level
저전압 레벨 잡음여유
V - V => 0.8-0.5 = 0.3
V
Low-level
고전압 레벨 잡음여유
V - V=> 2.7-2.0 = 0.7
4. 실험과정 및 결과 예측
그림 1-5 (AND 게이트 회로 결선 )
결 과 값
그림 1-6 (OR 게이트 회로 결선 )
결 과 값
그림 1-7 (NOT 게이트 회로 결선 )
결 과 값
그림 1-9 (AND-OR-NOT 게이트 회로 결선 )
결 과 값
5. 참고자료
(1) http://www.alldatasheet.com
(2) CAD TOOL을 이용한 디지털 전자 공학실험(보문당)
(3) http://www.naver.com/san008?Redirect=Log&logNo=40010447994
(4) OrCAD 9.0 이론과 회로 작성법(일진사)

키워드

OR,   AND,   NAND,   NOT