(실험보고서)JFET 전압-전류 특성 실험 및 시뮬레이션

소개글

(실험보고서)JFET 전압-전류 특성 실험 및 시뮬레이션에 대한 보고서 자료입니다.

목차

1. 목적

2. 이론

3. JFET 전압-전류 특성 P-spice 시뮬레이션 수행 결과

4. 시뮬레이션 결과

본문내용

을 사용하여 디지털 논리기능과 메모리 기능을 실현할 수도 있습니다. 이런 이유로 현재 대부분의 초대규모집적회로(VLSI)는 MOSFET으로 만들어집니다. 또한 MOSFET은 아날로그 집적회로설계에도 많이 이용되고 있습니다.
JFET와 MOSFET의 차이점
J FET는 게이트의 전압이 0V일때 드레인 전류가 관통하는 채널의 폭이 최대이기 때문에 '상시개통(normally ON)'소자라고 한다. G-S의 pn접합에 가한 역 바이어스의 크기가 클수록 채널의 유효폭이 줄어든다. 이와 같이 J FET는 제어를 통하여 드레인 전류를 감소시키는 방식으로 동작하므로 공핍형(D형, depletion-mode)소자라고 한다.
MOS FET는 구조적으로 공핍형 MOS FET외에 증가형 MOS FET가 더 가능하다.
증가형(E형, enhancement-mode)은 게이트의 전압이 0V일때 채널이 형성되지 않기 때문에 '상시 불통(normally OFF)'소자라고 부른다. 증가형 MOS FET는 게이트의 전압이 문턱 전압 Vtm이상으로 넘어서면서 닫혀 있던 채널 폭이 점점 열린다.
MOS FET의 종류는 다음과 같이 4가지가 있다.
1)D형 n채널 MOS FET 2)D형 p채널 MOS FET 3)E형 n체널 MOS FET 4)E형 p채널 MOS FET
3. JFET 전압-전류 특성 P-spice 시뮬레이션 수행 결과
회로도 )
VGG 값 0.5에서 0.5v씩 증가, 3.5v까지 측정 )
시뮬레이션 결과 )
y축 상단에서부터 Vgs값이 -0.5, -1.0, -1.5, -2.0, -2.5, -3.0, -3.5v값을 지닌다.

키워드

JFET,   fet,   mosfet,   기초전자회로 실험,   기초전기 실험,   전자회로 실험,   bjt