실험 19. 카운터 회로(결과보고서)
본 자료는 4페이지 의 미리보기를 제공합니다. 이미지를 클릭하여 주세요.
닫기
  • 1
  • 2
  • 3
  • 4
  • 5
  • 6
  • 7
  • 8
  • 9
  • 10
  • 11
  • 12
해당 자료는 4페이지 까지만 미리보기를 제공합니다.
4페이지 이후부터 다운로드 후 확인할 수 있습니다.

소개글

실험 19. 카운터 회로(결과보고서)에 대한 보고서 자료입니다.

목차

1. 실험 결과 및 분석
2. 비고 및 고찰
3. 설계 및 고찰
(1) Mod-7 Counter를 설계하라. (준비물 : SN7476, SN7420)
(2) <그림 19.7>의 회로를 사용하여 0,1,2,3,…,13 까지를 계수하고 다시 0,1,2,3,…,13을 반복하는 회로를 구성하고 확인하라.(준비물 : SN7476, SN7420)
(3) mod-x counter 2개를 이용하여 주파수를 로 분주하려고 한다. 2개 block diagram를 그리고 block도의 내부회로를 그리시오. J-K 플립플롭과 NAND로 구성하시오.(준비물 : SN7476, SN7400)
(4) 0~9까지 셈을 하는 카운터를 설계하시오. 출력이 3,6,9일 때, 출력이 siren=1이 되는 회로를 설계하시오.
(5) J-K 플립플롭과 NAND를 이용한 16진 비동기식 up/down 카운터를 설계하라.(준비물 : SN7476, SN7400)
(6) Conveyer belt에서 생산되는 모든 제품이 출하 검사된다. 이때, 생산되는 제품수와 불량품 수를 알려주는 카운터를 설계하시오. 이때, 하나의 제품이 출하될 때, X=1인 펄스가 발생하고, 불량품이 발견되었을 때 Y=1인 펄스가 발생한다. 단, 생산제품수와 불량제품수는 최고 15이라고 가정하라.(준비물 : SN7476)
(7) 실험 2에서 CLK 입력이 어떤 상태일 때 A=B=C=D=0의 clear가 되는가? 어떤 계수기로 동작하는가?
(8) 실험 2의 회로를 변경하여 Mod-8의 회로를 그려라.
(9) CLEAR, PRESET은 CLK=0에서 동작시키는 것이 바람직한 이유는? 이들 두 입력간에는 synchronous 및 asynchronous 중 어떤 관계에 있는가?
(10) 플립플롭 전송지연 시간이 50ns, gate 지연시간이 50ns일 때 실험 1회로의 최대 클럭 주파수를 구하라.
(11) 동기식과 비동기식 계수기의 차이점을 설명하라.
(12) 증/감계수의 동작원리를 설명하라.
(13) <그림19.15>의 회로에서 X가 0→1 또는 1→0 일 때 플립플롭의 상태가 변한다. 원인을 분석하고 대책에 대하여 논하라.

본문내용

주었을 때 마다 증가하게 된다. 그리고 쿨록 16번이 되었을 때는 출력값이 모두 0으로 되어 다시 0부터 15까지 증가하는 카운터 회로로 작동하게 된다.
2. 비고 및 고찰
이번 실험을 하는데 시간이 오래 걸렸다. 실험에 필요한 SN7476이 없어서 실험실에서 굴러다니는 SN7476으로 실험을 하였는데 회로를 모두 연결하고 결과를 확인하였는데 결과값이 이상하게 나오는 것이었다. 그래서 머가 잘 못되었지? 라고 생각하여 다시 연결하기도 하고 오실로스코프의 프로브를 바꾸어 보기도하였는데 결과는 똑같았다. 그래서 먼저 실험이 끝난 조의 SN7476을 구하여 실험을 하였다. 빨리 끝내고 싶은 마음에 빨리 하려다가 회로를 잘못 연결하기도 하고, 회로를 너무 복잡하게 연결하여 어디가 잘못 되었는지 확인도 못하여, 또 다시 차근차근 연결하였다. 그리고 조교님의 도움을 받아 결국 실험을 마치는데 성공을 하였다. 다음부터는 좀 더 열심히 해야겠다는 생각이 들었다.
3. 설계 및 고찰
(1) Mod-7 Counter를 설계하라. (준비물 : SN7476, SN7420)
(2) <그림 19.7>의 회로를 사용하여 0,1,2,3,…,13 까지를 계수하고 다시 0,1,2,3,…,13을 반복하는 회로를 구성하고 확인하라.(준비물 : SN7476, SN7420)
(3) mod-x counter 2개를 이용하여 주파수를 로 분주하려고 한다. 2개 block diagram를 그리고 block도의 내부회로를 그리시오. J-K 플립플롭과 NAND로 구성하시오.(준비물 : SN7476, SN7400)
(4) 0~9까지 셈을 하는 카운터를 설계하시오. 출력이 3,6,9일 때, 출력이 siren=1이 되는 회로를 설계하시오.
(5) J-K 플립플롭과 NAND를 이용한 16진 비동기식 up/down 카운터를 설계하라.(준비물 : SN7476, SN7400)
(6) Conveyer belt에서 생산되는 모든 제품이 출하 검사된다. 이때, 생산되는 제품수와 불량품 수를 알려주는 카운터를 설계하시오. 이때, 하나의 제품이 출하될 때, X=1인 펄스가 발생하고, 불량품이 발견되었을 때 Y=1인 펄스가 발생한다. 단, 생산제품수와 불량제품수는 최고 15이라고 가정하라.(준비물 : SN7476)
(7) 실험 2에서 CLK 입력이 어떤 상태일 때 A=B=C=D=0의 clear가 되는가? 어떤 계수기로 동작하는가?
CLK 수가 8일때 clear가 된다. 그 이유는 CLK 수가 8일때 B와 D의 출력이 1이 된다. 그렇게 되면 NAND게이트 입력모두에 1이 들어가게 되고 NAND게이트의 출력은 0이 되어 CLR에 0의 입력이 되어 출력 DCBA가 0으로 clear가 된다. 결국 출력 DCBA가 0000~1001까지 계수하는 mod-10 카운터로 동작하게 된다.
(8) 실험 2의 회로를 변경하여 Mod-8의 회로를 그려라.
(9) CLEAR, PRESET은 CLK=0에서 동작시키는 것이 바람직한 이유는? 이들 두 입력간에는 synchronous 및 asynchronous 중 어떤 관계에 있는가?
CLK=1일때 CLEAR, PRESET을 동작시키게 되면 플립플롭의 작동과 CLEAR, PRESET의 작동이 동시에 작동하게 되어 원하는 출력값을 얻을 수 없을 것이다. 따라서 CLK=0일때 CLEAR, PRESET을 동작시키 것이 바람직하다.
CLEAR, PRESET은 CLK와 상관없이 출력을 0또는 1로 만들 수 있으므로 asynchronous와 관계가 있다.
(10) 플립플롭 전송지연 시간이 50ns, gate 지연시간이 50ns일 때 실험 1회로의 최대 클럭 주파수를 구하라.
실험 1번 회로에서 gate가 0개, 플립플롭은 4개이므로 총 200ns의 지연시간이 발생한다. 따라서 쿨럭이 작동시간이 최소 200ns보다는 커야 플립플롭이 정상 작동하여 원하는 값을 얻을 수 있다. 그러므로 쿨럭 0일때 200ns, 1일때 200ns, 최소 주기가 400ns이므로 최대 쿨럭 주파수는 1/400ns = 2.5MHz가 된다.
(11) 동기식과 비동기식 계수기의 차이점을 설명하라.
비동기식 계수기는 첫 플립플롭에 쿨럭을 연결하고 첫 플립플롭의 출력을 그다음 플립플롭의 쿨록에 이런 방식으로 연결된 계수기가 비동기식이고, 동기식 계수기는 쿨럭을 모든 플립플롭 쿨록에 공통되게 연결된 계수기가 동기식 계수기이다. 쿨럭이 이렇게 다르게 연결 되므로 비동기식 계수기 보단 동기식 계수기의 속도가 빠르나 비동기식 계수기는 동기식 계수기보다 회로가 간단하다는 장점이 있다.
(12) 증/감계수의 동작원리를 설명하라.
<그림 19.6>처럼 입력단에 count up 과 count down에 선택적인 신호를 연결해 주면 up count동작과 down count동작을 둘 다 실행할 수 있다. 예를 들어 count up = 1, count down = 0이면, 를 입력으로 받는 AND게이트는 항상 출력이 0이 되고, 를 입력으로 받는 AND게이트는 출력이 가 된다. 따라서 두 AND게이트의 출력 0과 로 OR연산을 하면 결과가 가되어 CLK에 들어가므로 up count 동작을 하게 된다. 반대로 count up = 0, count down = 1이면, 를 입력으로 받는 AND게이트는 항상 출력이 0이 되고, 를 입력으로 받는 AND게이트는 출력이 가 된다. 따라서 두 AND게이트의 출력 0과 로 OR연산을 하면 결과는 가 되며, CLK에 가 들어가므로 down count 동작을 하게 된다.
(13) <그림19.15>의 회로에서 X가 0→1 또는 1→0 일 때 플립플롭의 상태가 변한다. 원인을 분석하고 대책에 대하여 논하라.
x=0인 경우 와 연결된 NAND게이트의 출력은 항상 1이다. 따라서 와 연결된 NAND게이트만 동작을 하게 되어 결국 가 플립플롭의 CLK에 영항을 주게 된다.
x=1인 경우 와 연결된 NAND게이트의 출력은 항상 1이다. 따라서 와 연결된 NAND게이트만 동작을 하게 되어 결국 가 플립플롭의 CLK에 영향을 주게 된다.
따라서 x의 값이 바뀌면 CLK에 들어가는 값이 → 또는 →로 바뀌기 때문에 플립플롭의 상태가 변할 수밖에 없다.
  • 가격2,000
  • 페이지수12페이지
  • 등록일2011.09.29
  • 저작시기2010.10
  • 파일형식한글(hwp)
  • 자료번호#704839
본 자료는 최근 2주간 다운받은 회원이 없습니다.
청소해
다운로드 장바구니