(결과) 전자회로 설계

소개글

(결과) 전자회로 설계에 대한 보고서 자료입니다.

목차

1. 목표설정

2. 설계 이론
2.1 설계 회로도
2.2 각 저항값의 설정
2.2.1. 2단의 AC해석
2.2.2 2단의 DC해석
2.2.3 1단의 AC해석
2.2.4 1단의 DC해석

3. 시뮬레이션
3.1 저항값 넣은 회로도
3.2 시뮬레이션 결과
3.3 주파수에 따른 시뮬레이션 결과

4. 시뮬레이션을 통한 회로 수정
4.1 저항값 수정
4.2 수정된 회로의 DC해석

5. 실제 설계

6. 고찰

7. 참고문헌

본문내용

하면 176.86=1.0026+0.0026이다. 여기서 176값은 거의 에 의해 결정이 되므로, 176에 가까운 표준저항값인 =180으로 설정하였다. 그리고 은 지금의 식과 관계는 없지만 뒤의 에미터전류를 크게 만들면 좋기 때문에 작은 표준저항값인 82Ω으로 설정하였다. 다음으로 와 값을 알기 때문에 DC load line을 그릴 수 있다. 이므로, 여기에 위에서 설정한 저항을 대입하면, 가 나오게 되고, 따라서 가 된다. 그리고, 이고, 이것을 통해 AC load line을 그리면 식을 통해 , 식을 통해 를 얻을 수 있다. AC load line과 DC load line의 값이 비슷한 것을 보아 지금까지 저항설정은 맞게 한 것을 알 수 있고, 다음으로 가 몇인지를 확인한다. 이것을 확인한 방법은 앞에서 말했듯이 피스파이스를 이용하여 와 를 어림잡아 가 10V가 되도록 맞춘 후 와 를 보고 를 이용하면 =265가 나온다. 그렇게 되면 인 것을 알 수 있다. 그리고, 를 구할 때 로 맞추었기 때문에 식을 통해 을 구할 수 있고, 라는 것을 알 수 있다. 그 다음 , 식에 대입하면 R3=56.718kΩ, R4=566kΩ이 나오는데, 이 값과 가깝게 표준저항값으로 R3=56kΩ, R4=560kΩ으로 설정하였다. 여기까지가 2단의 설계이고, 확인을 해본 결과, 19배가 증폭된 것을 알 수 있다. 이미 표준저항값으로 맞춰 왔기 때문에 저항을 바꾸어 20배로 맞출 필요 없이 1단의 증폭을 26배로 하기로 결정했다.
다음 1단의 설계 또한 2단과 같에 저항값을 설정하였다. 일단은 값은 계산을 해보니 2단과 같이 하면 합성저항이 너무 작아져서 5kΩ과 가까운 표준저항인 을 설정하였다. 그리고나서 식에서 이고, 의 Q점은 이기 때문에, 식을 다시 쓰면, 이고, 식을 정리하면 140.318=1.0026+0.0026이다. 여기서 140값은 거의 에 의해 결정이 되므로, 140에 가까운 표준저항값인 =150으로 설정하였다. 그리고 은 지금의 식과 관계는 없지만 뒤의 에미터전류를 크게 만들면 좋기 때문에 2단과 같이 82Ω으로 설정하였다. 다음으로 와 값을 알기 때문에 DC load line을 그릴 수 있다. 이므로, 여기에 위에서 설정한 저항을 대입하면, 가 나오게 되고, 따라서 가 된다. 그리고, 이고, 이것을 통해 AC load line을 그리면 식을 통해 , 식을 통해 를 얻을 수 있다. 2단과 비교했을 때, AC load line과 DC load line의 일치가 덜 되었다. 다음으로 가 몇인지를 확인한다. 이것을 확인한 방법은 2단과 동일하며 =160이 나온다. 그렇게 되면 인 것을 알 수 있다. 그리고, 를 구할 때 로 맞추었기 때문에 식을 통해 을 구할 수 있고, 라는 것을 알 수 있다. 그 다음 , 식에 대입하면 R1=603kΩ, R2=65.08kΩ이 나오는데, 이 값과 가깝게 표준저항값으로 R1=620kΩ, R2=68kΩ으로 설정하였다. 이렇게 해서 모든 저항값을 표준저항으로 맞춘 회로가 완성되었다.
이 회로의 저항값들을 다시 넣어 시뮬레이션을 해보았다.
-이론적으로 Vi의 최대값은 20mV이다. 20mV를 넣었을 때, 증폭이 405배정도 되는 것을 알 수 있다. 증폭이 낮은 것은 역시 실제 설계를 할 때에는, 값이 다르기도 하고 표준저항을 사용했기 때문에 오차가 생길 수 있기 때문이라 생각했다. 그래서, 이번에도 이론보고서 때와 같이 을 바꾸어 주었다. 180Ω보다 더 낮은 표준저항인 150Ω으로 설정한 뒤 다시 시뮬레이션을 실행했다.
-증폭이 확연히 늘어난 것을 볼 수 있다. 위쪽이 8.7V이고, 아래쪽이 -9.7V인 것을 보아 RE2‘ 값의 변경으로 인해 Q점이 바뀌어서 약간 아래로 치우친 것을 볼 수 있다. 하지만 증폭이 470배정도 되었고, 10%오차 이내이기 때문에 설계목적에 만족하는 값이다. 또한, Vi의 최대치인 20mV를 주었음에도 이론보고서의 설계처럼 세츄레이션이 일어나지 않았고, Peak to Peak / Vcc=18.4/20=0.92로 1에 훨씬 더 가까워진 것을 볼 수 있다. 이 저항을 가지고 실제 회로를 만들었다.
-완성된 회로 사진
Function Generator를 이용하여 Vi를 최대인 20mV(peak-to-peak 40mV)를 걸어준 파형.
Vi를 20mV 걸어주었을 때의 출력파형. 이론적으로 최대치는 20V지만, 회로 제작 후 측정결과 18.5V정도 나왔다. 이유는 위에서 말했듯이 표준저항값과 값 때문으로 생각했으며, 그래도 피스파이스와 비슷하게 나왔고, 18.1/20=0.905로 피스파이스와 큰 차이가 없었다.
6. 고찰
실제로 회로를 만들 때, 이론으로 구했던 것과 너무 달라 여러번 저항도 바꾸어 보고, 계산도 다시 해보았다. 그리고, 피스파이스와 실제는 또 차이가 있다는 것을 깨달았고, 근사적방법으로 설계를 하는 것이 매우 힘든 일임을 깨달았다. 그리고, 표준저항을 사용해야해서, 계산으로 구한 저항을 쓸 수 없어 저항을 다시 맞추는 작업도 여러번 했다. 또한 이번 설계를 통해 와 값이 전압, 전류에 따라 계속 차이가 생기는 것도 확인하고 알게 되었으며, 이 차이가 확실한 설계를 하기 위한 중요한 요소라는 것을 알게 되었다. 솔직히 이번에 회로를 실제로 만들 때도 정확한 계산이 아닌 어림잡아 기준을 잡고 조금씩 바꾸어 주며 맞추어간 것도 몇 개 있지만, 이론보고서를 쓸 때 보다 막상 실제로 해보고, 이론과는 많이 다르고 알고 있던 것과도 틀린게 많았으며 헷갈리거나 잘못 알고 있었던 식들도 이번 기회를 통해 확실히 알 수 있게 되었다. 또한 위의 내용에는 포함되어 있지 않지만 커패시터의 용량을 바꾸어줌에 따라 출력이 다르게 나온 것도 확인을 하였는데, 이것은 커패시터의 용량이 AC전압에 영향을 미치는 것 정도로만 알고 있고, 확실한 정보는 공부를 더욱 많이 해가며 알아 보아야겠다. 이번 설계를 통해 NPN, PNP에 대해 정말 자세히 알게 되었다.
7. 참고문헌
-2N3904 Data sheet. (출처 : www.datasheet.co.kr)
-2n3906 Data sheet. (출처 : www.datasheet.co.kr)

키워드

전자회로 설계 결과보고서,   전자회로,   설계,   결과보고서,   시뮬레이션,   DC해석