설계 제안 1

목차

< 1. 전 략 >

< 2. 이 론 >

< 3. 예비 설계 및 설계 결과 예상 (시뮬레이션) >

< 4. 참 고 문 헌 >

본문내용

, 연산증폭기: uA741
→ 연산 증폭기 741C의 소자특성
741C(C는 상업적 등급을 나타냄)는 가장 값싸고 널리 이용되고 있으며, 이것의 전형적인 입력 임피던스는 2MΩ, 전압이득은 100,000, 출력 임피던스는 75Ω을 갖고 있다.
▶ 능동 저역 통과 필터회로 구성(C=0.01μF)
PSpice를 통한 능동 저역 통과 필터회로 시뮬레이션
능동 저역 통과 필터 차단 주파수 :
PSpice를 통한 시뮬레이션 차단 주파수 측정 결과
(x축은 주파수, y축은 이득 V 인 그래프)
→ 시뮬레이션 결과, 전압이득이 0.707의 값을 가지는 주파수를 시뮬레이션 한 결과 15.651KHz임을 시뮬레이션 결과를 통해 알 수 있다.
▶ 능동 저역 통과 필터회로 구성(주파수가 15KHz일때, 전압이득 측정)
PSpice를 통한 능동 저역 통과 필터회로 시뮬레이션
PSpice를 통한 시뮬레이션 차단 주파수 측정 결과
(x축은 시간, y축은 이득 V 인 그래프)
→ 시뮬레이션 결과, 주파수가 15KHz일때, 전압이득을 측정한 결과 0.702의 값을 가지는것을 시뮬레이션 결과를 통해 알 수 있다.
▶ 능동 저역 통과 필터회로 구성(주파수가 16KHz일때, 전압이득 측정)
PSpice를 통한 능동 저역 통과 필터회로 시뮬레이션
PSpice를 통한 시뮬레이션 차단 주파수 측정 결과
(x축은 시간, y축은 이득 V 인 그래프)
→ 시뮬레이션 결과, 주파수가 16KHz일때, 전압이득을 측정한 결과 0.671의 값을 가지는것을 시뮬레이션 결과를 통해 알 수 있다.
→ 시뮬레이션 결과, 전압이득이 0.707값을 얻기 위해서는 주파수가 15KHz에서 16KHz가 된다는 것을 시뮬레이션 결과를 통해 알 수 있다.
따라서, ⇔ 를 사용하여 C의 값의 범위를 측정하여 보면,
로서 임을 시뮬레이션 결과를 통해 알 수 있다.
▶ 능동 저역 통과 필터회로 구성(C=0.05μF)
PSpice를 통한 능동 저역 통과 필터회로 시뮬레이션
능동 저역 통과 필터 차단 주파수 :
PSpice를 통한 시뮬레이션 차단 주파수 측정 결과
(x축은 주파수, y축은 이득 V 인 그래프)
→ 시뮬레이션 결과, 전압이득이 0.707의 값을 가지는 주파수를 시뮬레이션 한 결과 3.130KHz임을 시뮬레이션 결과를 통해 알 수 있다.
▶ 능동 저역 통과 필터회로 구성(주파수가 3KHz일때, 전압이득 측정)
PSpice를 통한 능동 저역 통과 필터회로 시뮬레이션
PSpice를 통한 시뮬레이션 차단 주파수 측정 결과
(x축은 시간, y축은 이득 V 인 그래프)
→ 시뮬레이션 결과, 주파수가 3KHz일때, 전압이득을 측정한 결과 0.720의 값을 가지는것을 시뮬레이션 결과를 통해 알 수 있다.
▶ 능동 저역 통과 필터회로 구성(주파수가 3.5KHz일때, 전압이득 측정)
PSpice를 통한 능동 저역 통과 필터회로 시뮬레이션
PSpice를 통한 시뮬레이션 차단 주파수 측정 결과
(x축은 시간, y축은 이득 V 인 그래프)
→ 시뮬레이션 결과, 주파수가 3.5KHz일때, 전압이득을 측정한 결과 0.662의 값을 가지는것을 시뮬레이션 결과를 통해 알 수 있다.
→ 시뮬레이션 결과, 전압이득이 0.707값을 얻기 위해서는 주파수가 3KHz에서 3.5KHz가 된다는 것을 시뮬레이션 결과를 통해 알 수 있다.
따라서, ⇔ 를 사용하여 C의 값의 범위를 측정하여 보면,
로서 임을 시뮬레이션 결과를 통해 알 수 있다.
▶ 능동 저역 통과 필터회로 구성(C=0.1μF)
PSpice를 통한 능동 저역 통과 필터회로 시뮬레이션
능동 저역 통과 필터 차단 주파수 :
PSpice를 통한 시뮬레이션 차단 주파수 측정 결과
(x축은 주파수, y축은 이득 V 인 그래프)
→ 시뮬레이션 결과, 전압이득이 0.707의 값을 가지는 주파수를 시뮬레이션 한 결과 1.588KHz임을 시뮬레이션 결과를 통해 알 수 있다.
▶ 능동 저역 통과 필터회로 구성(주파수가 1KHz일때, 전압이득 측정)
PSpice를 통한 능동 저역 통과 필터회로 시뮬레이션
PSpice를 통한 시뮬레이션 차단 주파수 측정 결과
(x축은 시간, y축은 이득 V 인 그래프)
→ 시뮬레이션 결과, 주파수가 1KHz일때, 전압이득을 측정한 결과 0.845의 값을 가지는것을 시뮬레이션 결과를 통해 알 수 있다.
▶ 능동 저역 통과 필터회로 구성(주파수가 2KHz일때, 전압이득 측정)
PSpice를 통한 능동 저역 통과 필터회로 시뮬레이션
PSpice를 통한 시뮬레이션 차단 주파수 측정 결과
(x축은 시간, y축은 이득 V 인 그래프)
→ 시뮬레이션 결과, 주파수가 2KHz일때, 전압이득을 측정한 결과 0.612의 값을 가지는것을 시뮬레이션 결과를 통해 알 수 있다.
→ 시뮬레이션 결과, 전압이득이 0.707값을 얻기 위해서는 주파수가 1KHz에서 2KHz가 된다는 것을 시뮬레이션 결과를 통해 알 수 있다.
따라서, ⇔ 를 사용하여 C의 값의 범위를 측정하여 보면,
로서 임을 시뮬레이션 결과를 통해 알 수 있다.
→ 시뮬레이션 결과, 주파수를 변화시켜주면서 전압이득이 0.707되는 지점의 차단주파수를 구한다음 그 주파수를 통해 에 대입했을 때 커패시터 값을 구할 수 있다. 측정값을 가지고 C를 계산해본 결과 실제 커패시터값과 거의 일치하며 0.5uF정도 오차가 있는 것을 확인할 수 있다. 실제 실험을 할 때엔 도선의 내부저항, 주변환경(온도, 습도등)의 원인으로 이보다 조금 더 오차가 날 것으로 예상할 수 있다. 그리고 파형발생기의 주파수를 자유롭게 조정할 수 있다는 전제하에서는 값을 바꿔줄 수 있다. 여기서 유념해야 할 점은 와이 같은 값을 가지는 저항을 사용해야 한다는 것이다. 그 이유는 값이 전압이득을 변화시키는데 사용할 수 있는데 전압이득이 바뀌어서 계산방법이 틀려지기 때문이다.
< 4. 참 고 문 헌 >
- FUNDAMENTALS OF MICROELECTRONICS, RAZAVI, WILEY, 2008.
- FEEDBACK CONTROL OF DYNAMIC SYSTEMS, F.FRANKLIN, PEARSON PRENTICE HALL, 2010.
- 전자회로실험 교재, 아주대학교, 2011.

키워드

아주대,   전자회로실험,   설계,   C 측정회로 설계