[전자회로실험] 1. 기본 OP앰프 응용회로, 2. 비선형 OP앰프 응용회로

소개글

[전자회로실험] 1. 기본 OP앰프 응용회로, 2. 비선형 OP앰프 응용회로에 대한 보고서 자료입니다.

목차

1. 제목

2. 목적

3. 이론

4. 실험 결과 및 분석

5. 검토 및 보고 사항 (디자인 프로젝트)

6. 토의

본문내용

자인 프로젝트)
Vdc (단계 2)
Vdc (단계 3)
0.510V
0.102V
위의 능동 클램퍼 회로를 설계하고 본 실험에서와 같이 실험하였다. 이때 사용한 소자 값은 C=100μF, R=10kΩ이었다. 위의 회로에서와 같은 다이오드 방향을 가질 때는 최소 peak값이 0V인 양의 클램퍼 회로가 되었고, 그와 반대 방향으로 다이오드 방향을 연결하였을 경우 최대 peak값이 0V인 음의 클램퍼 회로가 되었다. 이 과정에서 실제 실험결과 완벽히 클램핑 되지는 않고 하단부가 일부 리미팅 되었다. 이는 다이오드가 순방향 전류를 흐르게 하기 위한 voltage가 약 0.7V이기 때문에 발생하는 현상이다
6. 토의
첫 번째 실험은 부임피던스 실험이었다. 위 실험 결과 분석에도 언급했듯이 =1kΩ일 때 보다 =4.7kΩ인 경우의 값이 약 5배 증가했다. 이는 의 관계식을 통해서 알 수 있듯이 가 4.7배 증가하면 도 4.7배 증가하기 때문이다. 예비 레포트 ‘1) 기본 OP앰프 응용회로 - (1) 부임피던스 회로’에서도 볼 수 있듯이 시뮬레이션 결과에서 Ra=1kΩ인 경우는 전류-전압 그래프는 원점을 지나는 기울기가 -0.0001인 직선이며, Ra=4.7kΩ인 경우는 기울기가 -이며 원점을 지나는 그래프이다. 이와 같이 전압과 전류의 값이 비례하므로, 의 값은 기울기의 역수인 -1000Ω, -4717Ω의 값을 일정하게 가짐을 확인할 수 있다. 하지만 실제 실험결과는 값이 일정하지 못했는데 이는값이 작아질수록 미세한 조정이 힘들었고, 멀티미터로 측정하는 과정에서도, 측정 결과 값이 큰 범위로 계속 변화하며 일정하지 않아서 이론과는 완벽히 일치하지는 못하는 결과를 얻었다.
종속전류 발생기 실험에서 에 캐패시터가 연결되었을 때, 이 캐패시터가 DC 전압원에 대해 Open Circuit으로 작용하기 때문에 부하에 전류가 흐르지 않음을 알 수 있었다. 예비 레포트 ‘1) 기본 OP앰프 응용회로 - (2) 종속전류 발생기’의 시뮬레이션 결과 이 4.7kΩ, 22kΩ인 경우 모두 전류-전압 그래프의 기울기가 으로 일정한 것을 알 수 있다. 이 값을 위의 표 3-2에서 얻은 값들과 비교해 보았을 때 실험이 적절히 수행되었음을 알 수 있다.
다음으로 전류-전압 변환기 실험에서는 예비 레포트 ‘1) 기본 OP앰프 응용회로 - (3) 전류-전압 변환기’의 시뮬레이션 결과는 표 3-3의 이론값과 정확히 일치하며, 실험값과의 비교에서도 대략 1%정도의 오차율로 큰 차이를 보이지 않았다. 이 실험을 통해 , 의 관계를 다시 한번 확인 할 수 있었다.
다음 실험은 비교기 실험이었다. 예비 레포트를 작성할 때 PSpice로 시뮬레이션한 출력 전압 값은 ±14.614V였다. 그러나 실험시 측정된 측정된 값은 ±13.8V였는데 이는 어떠한 다른 오차 원인이 작용했다 라기 보다는 OP앰프의 saturation값으로 인한 결과라고 볼 수 있다. 이 실험에서 과 비교 대상이 되는 기준은 로, 이 값을 OP앰프의 반전 입력단자에 연결하느냐 비반전 입력단자에 연결하느냐에 따라 측정 결과의 부호가 결정된다. 이론적으로 보거나, 실험 결과를 보고 판단하면 인 경우가 양의 saturation값을 갖고, 인 경우는 음의 saturation값을 갖는 것을 확인할 수 있다.
다음 실험은 능동 리미터의 에 따라 출력이 변화하는 것을 살펴본 실험으로, OP 앰프의 출력이 0보다 큰 경우에는 diode에 forward bias가 인가되어 전류가 흐르고, 출력파형은 값을 갖는다. 반대로 OP앰프 출력이 0보다 작을 때는 diode에 reverse bias가 인가되어 open 상태가 되어 값이 그대로 출력된다. 이 실험을 통해 보다 큰 부분만 결과로 출력됨을 알 수 있었다.
마지막 실험은 능동피크검출기 실험이었다. 이 회로의 시정수는 sec이고, 입력 신호의 주기는 0.01sec로 주기보다 충분히 큰 시정수 값을 갖는다. 이론적으로는 약간의 톱니파 형태를 띄어야 하나 실제 실험 결과로는 거의 직선에 가까운 파형이 나왔다. 이는 값이 충분히 커, 정류기의 출력이 0인 반주기 동안에 캐패시터에 충전된 전압이 peak를 유지하기 때문이라고 생각할 수 있다. 시정수 값이 좀 작아진다면 좀 더 이론에 가까운 결과를 얻을 수 있었을 것이다.
7. 참고문헌
※ Microelectronic CIRCUITS, 5th, Sedra/Smith, Oxford, chap 3
※ 대학전자회로 실험, 1997년, 청문각, 이승훈외 3명 335~360p

키워드

전자회로실험,   기본 OP앰프 응용회로,   비선형 OP앰프,   응용회로