실험2. 플립플롭및스퀸스회로의기초예비보고서

소개글

실험2. 플립플롭및스퀸스회로의기초예비보고서에 대한 보고서 자료입니다.

목차

목차없음

본문내용

able 단자로 대처한 것으로 그 기호와 기능은 그림 3과 같다. D래치에서는 enable(EN) 입력이 active인(그림은 active high인 경우를 보여주고 있다) 동안에는 항상 출력이 입력과 동일하다. 보통 이러한 상태를 투명한 상태라 한다. 그리고 enable 입력이 inactive가 되면 enable 이 해제되기 직전의 상태로 다시 enable이 될 때 가지의 그 상태를 유지한다. 이러한 상태를 래치(latch) 상태라 부른다.
<그림3>
비동기입력
Clock 입력을 갖는 플리플롭은 항상 clock 입력의 active edge에서만 입력의 상태에 따라 출력이 변화할 수 있다. 이를 출력의 변화가 clock에 ‘동기’ 되었다고 말하고 이와 관련하여 출력상태를 제어하는 입력단자들을 동기입력이라 부른다. 실제의 플리플롭에는 이러한 동기입력 외에 clock의 상태에 무관하게 출력을 set 혹은 clear 시켜주는 입력단자들이 제공된다. 이러한 입력을 비동기입력이라 한다. 이러한 비동기 입력단자들은 clock에 무관할 뿐 아니라 다른 동기 입력단자들의 입력에 비해 우선권을 갖는다. 따라서 이들 비동기 입력단자들 중 하나가 active 상태가 되면 다른 모든 입력과 무관하게 출력이 즉각적으로 결정된다. 여기서 PRE(preset)와 CLR(clear)가 비동기 입력이며 둘 다 active Low 입력인 경우를 표현하고 있다. 이러한 비동기 입력들에 대한 명칭은 IC의 제작회사마다 datasheet에 표시하는 방법이 조금씩 다르므로 유의하도록 한다.
<그림4>
플리플롭의 기본응용회로
Counter 회로
플리플롭의 가장 흔한 응용예는 카운터 회로이다. 그림5는 세 개의 플리플롭으로 이루어진 카운터 회로를 나타내고 있다. 그림의 파형에서 보다시피 각각의 플리플롭 출력을 조합은 그 시점까지 입력된 clock 펄스의 개수를 나타내는 2진수가 된다. 한편 이러한 회로는 주어진 clock 입력의 주파수를 절반씩으로 줄여나가는 분주회로(frequency divider)로 사용 할 수도 있다.
<그림5>
Shift register
플립플롭 하나는 한 비트의 정보(0혹은 1)를 저장하는 메모리 단위로 사용될 수 있다. 이것을 여러 개 병렬로 사용하면 플립플롭의 개수만큼의 길이를 갖는 2진수 데이터를 저장하는 저장단위, 즉 레지스터로 이용할 수 있다. 그림 6은 3개의 비트의 레지스터에 데이터를 순차적으로 저장하는 회로의 예이다. 여기서 S1 스위치는 데이터를 1 혹은 0으로 설정하는 역할을 하며 S1을 원하는 상태로 놓고 S2의 푸시버튼을 누르면 그 데이터가 맨 앞의 플립플롭에 저장된다. 동시에 맨 앞의 플립플롭에 저장되어있던 데이터는 두 번째 플립플롭으로 전달되고 두 번째에 있던 데이터는 맨 뒤에 레지스터로 저장된다. 따라서 S2를 한 번 누를 때마다 그 시점에서 설정된 데이터가 차례로 레지스터에 저장된다. 이렇게 clock 입력이 한 번 들어올 때마다 레지스터의 내용이 한 비트씩 이동하는 것을 shift register라 부른다.
<그림6>
3.실험기기
테스터, 직류전원장치, 함수발생기, 오실로스코프, 만능기파 2개, 만능기판용 전선, 스트리퍼, IC74xx74 4개, 74xx73 3개, 74xx112 4개, 74x04 2개, 7400 3개, 트랜지스터 2N4401 8개, LED 8개, ON/OFF 스위치 4개, 푸시버튼 스위치 4개, 저항 220옴 10개, 2.2k옴 10개
4.예비보고서
(1) TTL IC 7473, 7474, 74112 조사하기
7473
7474
74112
피스파이스가 익숙하지 않아서 손으로 직접 그려서 했습니다.
출처: WWW.GOOGLE.COM

키워드

실험2. 플립플롭 및 스퀸스 회로의 기초 예비보고서,   플립플롭의동작,   D플립플롭,   D래치,   비동기입력