플립-플롭

소개글

플립-플롭에 대한 보고서 자료입니다.

목차

1.R-S 플립-플롭

2.NAND래치

3.D 플립-플롭

4.J-K 플립-플롭

본문내용

AND 게이트를 활성화시키나, 부의 스파이크는 그렇지 않다. 효과로서는, 양의 스파이크동안, 입력게이트를 활성화시켜 짧은 순간동안 D의 값을 취득한다. 이러한 시점에서 D와 D의 부정값이 입력에 인가되어 Q를 세트 혹은 리셋시킨다. 이러한 동작은, 클럭의 상태가 변할 때만 플립=플롭이 반응하기 때문에 에지트리거라고 부른다.
JK 플립-플롭
적은 시정수를 갖는 RC 회로는 구형의 CLK 펄스를 폭이 적은 스파이크 펄스로 변환시킨다. J와 K는 제어입력으로 클럭의 에지에서 회로의 동작을 결정한다. J와 K가 모두 낮으면, 입력은 인가되지 dskg고 회로는 비활성상태가 된다.
J가 낮은 값, K가 높은 값이면, 플립-플롭은 리셋되며, 반대로 J가 높고 K가 낮으면, 플립-플롭은 CLK의 다음 상향에지에서 세트상태로 들어간다. 마지막 가능성은 J와 K가 동시에 높은 값일 때이다. J=1이고 K=1의 의미는 다음번 클럭의 상향에지에서 플립-플롭이 토글된다는 것이다.
J가 높고 K가 낮으면, 클럭의 상향에지에서 Q를 높게 만들며, J가 낮고 K가 높으면, 출력은 상향에지에서 Q를 낮은 값으로 만든다. 마지막으로 J와 K가 높으면, 출력은 상향에지에서 토글된다.

키워드

플립플롭,   flip-flop,   rs,   jk,   d,   R-S 플립플롭,   J-K 플립플롭,   D 플립플롭