|
플롭 출력을 조합은 그 시점까지 입력된 clock 펄스의 개수를 나타내는 2진수가 된다. 한편 이러한 회로는 주어진 clock 입력의 주파수를 절반씩으로 줄여나가는 분주회로(frequency divider)로 사용 할 수도 있다.
<그림5>
Shift register
플립플롭 하
|
|
|
래치의 응용에 관한 사용 예시(도난경보시스템)와 사용에 관련된 부분에대해서 알게 되었고 D플립플롭의 동작에대해서 알수 있었다.
우리실험은 일부 문제점이 발생하여 잘못된결과를 한가지를 얻었으며 실험 , 지연펄스제거 CLR LOW입력 실
|
|
|
래치는 입력을 둘다 HIGH로 넣으면 결과 값은 예측할 수 없는 단점이 있다. 마지막으로 D플립-플롭의 실험을 하였는데 상당히 오래 걸렸다. 회로의 실수도 있었지만 오실로스코프의 파형을 제대로 그려 내지 못했다. 이유인 즉 프로브를 찍을
|
|
|
래치의 진리표
▷▶▷ VHDL 문
▶▷▶ 실행 결과 (Enable 신호는 숨겼습니다.)
(b) 특성식(characteristic equation)을 이용하시오.
특성석 Q(t+1) = S + R'Q
(c) 두 개의 논리 게이트를 사용하시오.
NOR 게이트 2개를 사용
2.6 게이트가 있는 D 래치는 G=0 일 때 자
|
|
|
동작을 설명하라(현재상태는 Q=1로 가정한다.)
B. IC 7476 master-slave JK 플립플롭의 내부 회로도를 그리고 클럭 펄스에 따른 동작을 timing diagram으로 그려라 래치와 플립플롭
1. 실험 목적
2. 실험 해설
3. 예비 문제
4. 사용기기 및 부품
5. 실
|
|
메뉴펼치기
