74LS74(D-flip flop),

검색어 자동완성 닫기

고급 검색 X

고급 검색 열기

전문지식 24건

	카운터와 스프레드레지스터 74LS74, 74LS76의 핀 배열과 기능 J, K : DATA INPUT CK : CLOCK INPUT PR : PRESET(SET ALL Q=1) CLR : CLEAR(SET ALL Q=0) GND : GROUND VCC : INPUT VOLTAGE(+5V) D : DATA INPUT CK : CLOCK INPUT CLR : CLEAR(SET ALL Q=0) PR : RESET(SET ALL Q=1) GND : GROUND VCC : INPUT VOLTAGE(+5V) 1. 실습목적 2. 실 카운터 JK Flip-Flop, 스프레드레지스터 74LS74(D-flip flop),, 카운터와 스프레드레지스터,	페이지 9페이지 가격 1,000원 등록일 2005.03.29 파일종류 한글(hwp) 참고문헌 없음 최근 2주 판매 이력 없음
	VHDL 레지스터, 카운터 결과보고서 D-Flip-Flop 네 개를 이용하여 구성하였다. 출력값 ouput 은 clock에 이벤트 발생시 오른쪽으로 한bit씩 이동한다. 2.3 counter 2.3.1 source T-Flip-Flop 네 개를 이용하여 구성하였다. 2.3.2 출력파형 2. 실험내용 및 결과 2.1 T-Flip-Flop 2.2 Shift Register 2. VHDL 카운터, 레지스터 결과보고서, VHDL 레지스터, 카운터 결과보고서,	페이지 4페이지 가격 800원 등록일 2010.03.08 파일종류 한글(hwp) 참고문헌 없음 최근 2주 판매 이력 없음
	VHDL 병행문 D-flip/flop의 예 【예】 동일한 동작의 3개 architecture body에서 process문 활용 예 5.3 병행 프로시듀어 호출문(Concurrent Procedure Call) Call文에 label을 붙일 수 있는 것이 순차 호출문과 차이 Procedure는 procedure declaration과 procedure body의 두 부분으로 정의 - VHDL, 병행문, VHDL 병행문, VHDL 병행문, VHDL 병행문,	페이지 9페이지 가격 1,000원 등록일 2004.10.17 파일종류 한글(hwp) 참고문헌 없음 최근 2주 판매 이력 없음
	플립플롭(Flip-Flop) 74LS73, 74LS76은 Dual JK M/S Flip-Flop이다. < 플립플롭 (Flip-Flop) > - 보통 기본형 플립플롭이나 래치도 플립플롭이라고 하지만 원칙적으로는 마스터-슬레이브 플립플롭이나 에지 트리거링 플립플롭만이 플립플롭의 범주에 들어간다. - 플립플롭 플립플롭 게이트, 플립플롭(Flip-Flop) 래치, 플립플롭(Flip-Flop),	페이지 9페이지 가격 1,000원 등록일 2005.09.23 파일종류 한글(hwp) 참고문헌 없음 최근 2주 판매 이력 없음
	[전자공학실험] JK플립플롭,T플립플롭 -결과레포트 74LS76 TTL 칩은 동일한 역할을 한다는 것을 알 수 있었고, JK 플립플롭이라는 것이 기본게이트로 구현 할 수 있다는 것을 알게되었다. 실험회로 2 결과 74LS76 IC의 JK Flip-Flop을 이용하여 T Filp-Flop으로 변환한 회로의 동작을 확인하라. 회로도 시뮬 JK플립플롭 플립플롭, T플립플롭 디지털실험, [전자공학실험] JK플립플롭,T플립플롭 -결과레포트,	페이지 12페이지 가격 1,000원 등록일 2006.05.31 파일종류 한글(hwp) 참고문헌 없음 최근 2주 판매 이력 없음

전문지식 전체보기