[전자공학실험] JK플립플롭,T플립플롭 -결과레포트

소개글

[전자공학실험] JK플립플롭,T플립플롭 -결과레포트에 대한 보고서 자료입니다.

목차

1. JK 플립플롭

2. T 플립플롭

본문내용

JK=10을 입력해보았다. 그 결과 Q=4.346V NQ=0.025V를 출력했고 이것은 이진값으로 1,0을 의미한다. JK=10일 때 JK플립플롭은 Q=1, NQ=0을 출력하며 이것은 세트 의 역할을 한다고 할 수있다. 마지막으로 JK=11을 입력해보았다. 실험결과 Q=0.037V, NQ=4.345V 의 전압이 출력되었고, 이것은 이진값으로 0,1을 의미한다. 실험결과 JK=11 이 입력되었을 때 그 전상태의 값을 반전시킨다는 것을 알 수 있었다.
2) 이번에는 실제로 JK플립플롭으로 만들어져있는 74LS76 칩을 사용해 앞의 실험과 같은 구성을 하고, 마찬가지로 00, 01, 10, 11을 입력해서 출력 전압을 체크하였다.
J
K
Q
NQ
0
0
0.059
4.402
0
1
0.056
4.428
1
0
4.369
0.002
1
1
0.179
4.345
이번 실험도 위의 실험과 동일하게 처음에 리셋을 한 상태에서 시작했고, 그결과 JK 값에 따른 출력 전압도 위 실험과 동일한 결과를 출력했다. 이렇게 나온 실험결과를 분석해보면 NAND게이트로 구성한 JK플립플롭과, 실제 JK플립플롭으로 나온 74LS76 TTL 칩은 동일한 역할을 한다는 것을 알 수 있었고, JK 플립플롭이라는 것이 기본게이트로 구현 할 수 있다는 것을 알게되었다.
실험회로 2 결과
74LS76 IC의 JK Flip-Flop을 이용하여 T Filp-Flop으로 변환한 회로의 동작을 확인하라.
회로도
시뮬레이션
표
T
Q(t)
Q(t+1)
1
4.519(그림 2_1)
0.047(그림 2_2)
0
4.446(그림 2_3)
4.462(그림 2_4)
F/F은 기억 소자라서 시간에 따라 값이 변한다. 위 표는 어느 한 순간을 측정한 값이다.
그림 2_1
그림 2_2
그림 2_3
그림 2_4
(실험2 정리)
T Filp-Flop은 RS, JK, D Filp-Flop 회로에서 변환할 수 있다. 즉, J=1와 K=1의 상태에서 CP의 상태변화 때 출력의 변화가 있게 되므로 T Filp-Flop과 같은 동작을 한다. 즉 입력이 0이면 출력은 불변이며, 입력이 1상태일 때 출력은 먼저 출력의 반대가 된다.
위 표와 그림을 보면 알수 있듯이, T 에 1을 주었을때 J,K 모두 1이 들어가므로 Q(t+1) 의 값은 Q(t)값의 보수가 된다. 표에서는 4.519V 가 0.047V 로 변했다. 또 T 에 0을 주었을 경우에는 J,K 모두 0을 주는 경우와 같으므로 Q(t+1) 의 값은 Q(t) 값과 같게 된다. 위 표에서 보는바와 같이 4.446V 와 4.462V처럼 같게 나왔다.
이처럼 T 플립플롭은 JK 플립플롭의 토글 역할을 하므로 toggle 의 약자 T를 붙여서 T 플립플롭이라고 부른다.
실험회로 4 결과
74LS76의 JK　Flip-folp 을 이용한 회로의 출력을 조사하라.
회로도
시뮬레이션
분석
위 회로에는 JK Flip-flop 이 2개 쓰였는데 앞의 JK Flip-flop에는 입력으로 S 와 Q2'가 들어가고 두 번째 JK Flip-flop에는 S 와 Q1 이 들어간다. 이를 분석하기 위해서 우선 JK Flip-flop의 상태표에 따라서 분석을 해 보았다.
JK Flip-flop의 상태표
Pre state
Next state
J
K
0
0
X
0
0
1
1
X
1
0
X
1
1
1
0
X
이 표를 바탕으로 회로를 분석 하였다.
Pre State
Next State
S
Q1
Q2
Q1
Q2
0
0
0
0
0
0
0
1
0
0
0
1
0
0
0
0
1
1
1
0
1
0
0
1
1
1
0
1
1
1
1
1
0
0
1
1
1
1
1
0
이제 이 표를 바탕으로 State Transition Diagram 으로 그리면
이런 형식으로 된다. 이 회로도가 무슨 용도로 쓰였는지는 잘 알 수 없으나 분석을 하였으므로 사용할 수는 있다.
실험결과
처음에 실혐으로 얻을수 있는 Pre State 는 모든 프립플롭을 셋 시키는 경우였다. 그리고 입력 S를 0과 1로 변화 시키면서 값을 얻을수 있었다.
실험하여 얻은 결과값이다.
① S 에 그라운드를 연결하고 클리어 단자를 우선 그라운드에 잠깐 연결하였다가 VCC에 고정시켜 놓았다. 이 상태는 지금 입력 S = 0 클리어 되었으므로 Q1 = 0 , Q2 = 0 이다 .
Pre State
Next State
S
Q1
Q2
Q1
Q2
0
0
0
0.047V
0.059V
Q1
Q2
② 이제 S 입력에 1을 주어 상태를 바꿔 보았다. 이전 상태가 Q1=0,Q2=0 이므로 입력 S에 1을 넣어주면 그에 따른 Next State 상태가 나타나게 된다. 그 측정값이다.
Pre State
Next State
S
Q1
Q2
Q1
Q2
1
0
0
4.358V
4.506V
Q1
Q2
③ 이번에는 다시 S 입력을 GND 로 갖다 놓고 측정을 해 보았다.
Pre State
Next State
S
Q1
Q2
Q1
Q2
0
1
1
4.346V
0.056V
Q1
Q2
④ 이때 우리 회로에서는 입력으로 S=0 넣어서 출력 0,0을 만들어 내게 되었는데 그 다음 Next State를 나타내려고 해도 금방 Q1=0, Q2=0 상태로 돌가가버려서 거기서 S=1을 주지 않는 이상 그 상태를 머무르게 되는 것을 확인 할 수 있었다.
Pre State
Next State
S
Q1
Q2
Q1
Q2
0
1
1
0
0
0
0
0
0
0
여기서 또 다른 상태로 넘어가기 위해서는 아주 정확한 손놀림 아니면 클럭을 우리가 맞춰서 넣어주는 수밖에 없었다. 한번 1을 주고 나서도 다음 클럭이 오자 않으면 변화 되지 않는 것을 확인해야 겠다.
우선 이번에 빠져버린 roof 의 출력을 나타내겠다.
Q1
Q2
이로써 알아낼수 있는 결론은 플립플롭의 상태가 전 상태와 입력에 영향을 받게 되어 다음 상태를 조정할 수 있다는 것이다. 처음에는 이 회로가 카운터 역할을 하는줄 알았는데 분석을 해 보니 전혀 그렇지가 않았다.
Reference
참고도서
(디지털 논리와)컴퓨터설계 Mano, M. Morris 교보문고
(공학도를 위한 알기쉬운)디지털공학 이재수 한올
(디지털)논리 회로설계 이상부 정일
인터넷 사이트

키워드

JK플립플롭,   T플립플롭,   플립플롭,   디지털실험,   flip-flop,   jk flipflop,   T flipflop,   flip