[전자회로실험] 래치와 플립플롭 예비레포트

소개글

[전자회로실험] 래치와 플립플롭 예비레포트에 대한 보고서 자료입니다.

목차

1. 목 적
2. 실험 준비물
3. 설계실습 계획서

* 래치와 플립플롭 이론

본문내용

서 1로 가
는 순간 (Rising Edge) 에만 신호 D를 인정하고 출력이 바뀐다. 그 외의 입력신호 D
자체의 변화는 무시한다. 반면 래치는 클럭신호가 1 (Active High) 혹은 0 (Active Low)
상태의 모든 신호를 데이터 D로 인정한다. 즉, Active High의 래치라면 클럭이 Low 신
호로 바뀌기 직전 마지막 신호가 Low 동안 Q에 나타나는 것이다. (High인 동안은 마치
D와 클럭의 AND 같은 출력이 나온다.) Rising Edge 형 플립플록은 오로지 클럭이 Low
에서 High로 되는 순간의 D의 값만 Q에 나타난다. 그 외에는 어떤 D의 변화에도 출력
Q는 변하지 않는다.
래치와 플립플록의 비교
순차 회로를 접할 때마다 항상 등장하는 것이 바로 래치와 플립플롭이다. 래치와 플립플롭이란 두 개의 안정 상태를 갖는 일종의 기억회로를 뜻한다. 이 때 말하는 안정상태란 회로의 외부로부터 입력을 가하지 않는 한 본래의 값을 유지할 수 있는 회로의 상태를 의미하며 흔히 두 가지의 안정 상태를 말할 경우 이전 값으로 1혹은 0의 값을 기억하고 있을 수 있다는 의미이다.
그럼 이 둘 사이에 차이점은 무엇일까 ?
우선 래치의 경우는 레벨트리거 (Level Trigger)에 의해 동작한다. 따라서 래치는 클럭이 1( high) 인 동안 입력의 변화를 그대로 출력에 반영한다. 이에 반해 플립플롭은 에지 트리거 ( Edge trigger ) 에 의해 동작한다. 따라서 플립플롭은 클럭 펄스가 나타나기 바로 이전의 입력이 출력에 반영되어 다음 클럭 펄스가 나타날 때까지 그 상태를 유지함을 의미한다. D-type의 플립플롭과 래치의 회로구성은 같으나 D 플립플롭은 클럭 펄스가 상승 또는 하강하는 edge 바로 직전의 입력 신호가 출력에 반영되어 다음 클럭 펄스가 나타날 때까지 그 상태를 유지한다. 따라서 클럭펄스의 폭이 넓어도 D 플립플롭은 출력의 변화가 없지만 래치는 클럭 펄스의 폭이 넓으면 그 동안에 입력의 변화가 출력에 나타나게 된다. 이는 래치보다는 플립 플롭이 좀더 안정적인 동작을 보장한다는 의미이기도 하다. 또한, 그 쓰임새를 따져보면 래치는 데이터를 잠시 저장했다 그대로 전달할 때 쓰이고, F/F는 D, T, RS 등등이 있듯이, 데이터 기억, 데이터 토글, 데이터 기록, 삭제 등등에 사용될 수 있다. 그리고 F/F는 어떻게 조합하느냐에 따라 다양한 기능을 수행할 수 있다.

키워드

래치,   플립플롭,   플립플랍,   전자회로,   JK,   논리회로,   74LS73,   74S74D