카운터와 스프레드레지스터

목차

1. 실습목적

2. 실습 기자재, 부품 및 자료

3. 이론

4. 실습방법 및 순서

5. 실습결과보고서

본문내용

74 D 플리플롭 두 개를 사용해서 직렬 입력-병렬출력 시프트 레지스터 회로를 그림 3과 같이 구성한다.
(2) DIN과 CLR에 0을 인가한다.
(3) 함수 발생기로부터 1Hz, 0～5V의 사각파를 만들어 CLK에 연결하고 CLR에 1을 인가한다.
(4) DIN에 1을 인가하고 Q0와 연결된 LED가 점등되는 것을 확인한 후, DIN을 Q3와 연결한다. (Q1과 연결된 LED가 점등되기 전에 연결)
(5) LED의 점등을 관찰하고 Q3 ～ Q0의 논리 상태를 표2에 기록한다.
5. 실습결과보고서
가) 비동기식 카운터
CLK
(a) 카운트-업 카운터
(b) 카운트-다운 카운터
Q3(8)
Q2(4)
Q1(2)
Q0(1)
계수값
Q3(8)
Q2(4)
Q1(2)
Q0(1)
계수값
0
0
0
0
0
0
1
1
1
1
15
1
0
0
0
1
1
1
1
1
0
14
2
0
0
1
0
2
1
1
0
1
13
3
0
0
1
1
3
1
1
0
0
12
4
0
1
0
0
4
1
0
1
1
11
5
0
1
0
1
5
1
0
1
0
10
6
0
1
1
0
6
1
0
0
1
9
7
0
1
1
1
7
1
0
0
0
8
8
1
0
0
0
8
0
1
1
1
7
9
1
0
0
1
9
0
1
1
0
6
10
1
0
1
0
10
0
1
0
1
5
11
1
0
1
1
11
0
1
0
0
4
12
1
1
0
0
12
0
0
1
1
3
13
1
1
0
1
13
0
0
1
0
2
14
1
1
1
0
14
0
0
0
1
1
15
1
1
1
1
15
0
0
0
0
0
16
0
0
0
0
0
1
1
1
1
15
17
0
0
0
1
1
1
1
1
0
14
18
0
0
0
2
2
1
1
0
1
13
나) 시프트 레지스터
CLK
Q3
Q2
Q1
Q0
0
0
0
0
0
1
1
0
0
0
2
1
1
0
0
3
1
1
1
0
4
0
1
1
1
5
0
0
1
1
6
0
0
0
1
7
0
0
0
0
다) 종합검토 및 논의
(실습을 통하여 얻은 경험 또는 느낀 점, 검토 및 논의가 필요한 사항 등을 논의)
→ 비동기식 증가형 카운터 회로에서 맨 하위비트(LSB : Least Significant Bit)인 Q0는 매 클럭마다 값이 토글(toggle)됨을 알 수 있었고, 두 번째 비트 Q1은 Q0 비트가 1에서 0으로 변화될 때 마다 값이 토글됨을 알 수 있었다. 마찬가지로 비트 Q2는 Q1 비트가 1에서 0으로 변화될 때 마다 값이 토글되며, 비트 Q3은 Q2 비트가 1에서 0으로 변화될 때 마다 값이 토글됨을 알 수 있었다.
→ 마찬가지로 감소형 카운터 에서도 나타낸 감소형카운터의 값 변화순서를 잘 관찰하면 답을 쉽게 얻을 수 있었다. 감소형 카운터의 경우 아랫자리의 비트가 0에서 1로 변할 때 마다 윗자리의 비트가 토글됨을 알 수 있었다
→ 오실로 스코프로 각출력의 파형을 잠깐 검출해 보았으나 첫 번째 출력값으로 나머지를 비교할뿐 실험에서는 4개의 출력을 한번에 볼 수 없으므로 한 출력을 기준으로 다른 출력의 값을 알아봤다. 확실하게 보려면 클럭을 기준으로 각 출력의 값을 비교해야 했는데 한 출력에 대한 다른 출력의 상대적인 펄스값이 대략 이론(파형도)과 같이 출력값이 나온다는 걸 알 수 있었다.
→ 주파수를 높이면 단위 시간당 뛰는 펄스의 양이 많아지므로 너무높은 주파수에서는 정확한 실험값이 나오지 않을 확률이 높을것이라는 예측을 해보았다. 이는 계측장비나 실험장비의 분해능과 관계가 있지 않을까? 라는 추측을 해보았다.
→ 위 실험결과뿐 아니라 임의의 시간에 오직 1개의 FF만 1이 되고,나머지는 모두 클리어 되는 링 카운터와 그 밖에 존슨 카운터등 대표적인 카운터 실험이 있다는 것을 참고자료를 통해 알 수 있었다.
→ 시프트 레지스터는 앞의 실험을 해봐서 비교적 쉽게 할 수 있었다. 그리고 다른 FF를 이용해서도 예를 들어 j-k플립 플롭이나 R-S 플릅 플롭 으로도 시프트 레지스터를 구성할 수 있지 않을까? 라는 추측도 해보 았다.
<자료> 74LS74, 74LS76의 핀 배열과 기능
J, K : DATA INPUT
CK : CLOCK INPUT
PR : PRESET(SET ALL Q=1)
CLR : CLEAR(SET ALL Q=0)
GND : GROUND
VCC : INPUT VOLTAGE(+5V)
D : DATA INPUT
CK : CLOCK INPUT
CLR : CLEAR(SET ALL Q=0)
PR : RESET(SET ALL Q=1)
GND : GROUND
VCC : INPUT VOLTAGE(+5V)

키워드

카운터,   스프레드레지스터,   JK Flip-Flop,   74LS74(D-flip flop),