[CPU][중앙처리장치][연산장치][레지스터][레지스터 구성][레지스터의 상호전송]CPU(중앙처리장치)의 연산장치 고찰과 레지스터의 개념, 레지스터의 분류, 레지스터의 구성, 레지스터의 상호전송 심층 분석

소개글

[CPU][중앙처리장치][연산장치][레지스터][레지스터 구성][레지스터의 상호전송]CPU(중앙처리장치)의 연산장치 고찰과 레지스터의 개념, 레지스터의 분류, 레지스터의 구성, 레지스터의 상호전송 심층 분석에 대한 보고서 자료입니다.

목차

Ⅰ. 개요

Ⅱ. CPU(중앙처리장치)의 연산장치

Ⅲ. 레지스터의 개념

Ⅳ. 레지스터의 분류
1. 사용자가 쓸 수 있는 레지스터(User-Visible Registers)
2. 제어 및 상태 레지스터(Control and Status Register)
3. 사용자가 쓸 수 있는 레지스터
1) 사용자가 쓸 수 있는 레지스터란
2) 범용 레이스터
3) 데이터 레지스터
4) 주소 레지스터
5) 인덱스 레지스터
6) 조건 코드 레지스터
7) 제어 및 상태 레지스터

Ⅴ. 레지스터의 구성

Ⅵ. 레지스터의 상호전송
1. 병렬 전송
2. 직렬 전송

참고문헌

본문내용

직접 사용하거나 고급언어의 컴파일러가 목적코드 전개에 사용하는 범용 레지스터나 부동 소숫점 레지스터 같은 사용자가 쓸 수 있는 레지스터(user-visible register)와 CPU의 조작을 제어하고 운영체제가 프로그램 실행을 제어하기 위한 목적으로 사용하는 제어 및 상태 레지스터(control and status register)로 나눌 수 있는데 이러한 분류는 명확하지 못한 경우가 있다. 예를 들면 VAX같은 기종의 경우 PC(program counter)레지스터를 사용자가 사용할 수 있지만 그 밖의 대부분의 켬퓨터에서는 사용할 수 없게 되어 있다.
Ⅵ. 레지스터의 상호전송
1. 병렬 전송
한 글자를 이루는 각 비트들이 7개 혹은 8개의 전송 선로를 통하여 동시에 병렬로 전송하는 방식이다. 이 방식은 컴퓨터와 단말기나 주변 기기 사이의 거리가 멀어지면 전송 선로의 비용이 커지는 단점이 있으나 전송 속도가 빠르고 단말 장치와의 인터페이스 구성이 단순하다. 레지스터의 모든 비트가 한 클록펄스 동안 동시에 전송뿐 아니라 전송이 일어날 때를 결정하고, 조건들은 제어 함수라 하며 P=1 일 경우 A←B 가 실행되어진다는 것을 의미한다.
2. 직렬 전송
데이터의 최소 요소인 한 글자를 이루는 각 비트들이 하나의 전송 선로를 통하여 차례로 전송되는 방식이다. 이 방식은 송·수신측 간에 1개의 전송 회선으로 통신을 수행할 수 있으므로 대부분의 데이터 통신 시스템에서 이용되고 있다. 직렬 전송을 위한 레지스터들은 시프트 레지스터 A로 보내는 직렬 전송은 시프트 제어 S가 1이 되었을 때 일어난다. 4비트의 완전한 전송을 위해서 제어 기능 S는 4개의 클록펄스동안에 1을 유지해야 하는데 직렬 전송은 하나의 비트 시간 동안에 한 비트의 전송만이 이루어진다. 이 직렬 전송은 정보를 전송 할 때 많은 시간이 요구되므로 느리게 실현되는 단점이 있으며, 시프트 레지스터에서 순차적으로 전송되어 나오는 비트들을 처리할 때 하나의 회로를 반복해서 사용할 수 있으므로 하드웨어 규모를 줄일 수 있는 장점이 있다.
참고문헌
· 김병기·김수형 외 : 정익사
· 김부회(2003) : 컴퓨터 무작정 따라하기, 길벗
· 디지탈 논리와 컴퓨터설계(1993) : 대영사
· 박선경(2000) : 클릭하세요! 컴퓨터입문, 대림
· 이계영 : 컴퓨터 운영체제, 정익사 펴냄
· 전국교육대학 컴퓨터교육연구회(2003) : 컴퓨터 교육학, 삼양미디어

키워드

레지스터,   중앙처리장치,   CPU,   연상장치,   상호전송