|
디지털회로실험및설계 예비 보고서 #3
( JK Flip-Flop 실험, D, T Flip-Flop 실험 )
과 목
담당교수
제 출 일
학 번
이 름
1. 실험목표
① D 플립플롭의 회로 구성과 동작을 실험한다.
② JK 플립플롭의 회로 구성과 동작을 실험한다.
③ T 플립플롭의 회로
|
- 페이지 14페이지
- 가격 3,000원
- 등록일 2023.09.22
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
--------------------------------------------------------------------------------------------------------------
Digital Circuit 1 – Digital Gate&Flip-flop
--------------------------------------------------------------------------------------------------------------
1. 실험목적
● Digital G
|
- 페이지 6페이지
- 가격 1,200원
- 등록일 2013.07.23
- 파일종류 워드(doc)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
각 실험에 관련된 회로도와 실험 결과표와 사진
Flip - Flop 에서는 RC, D, jk Flip-Flop 에 관한 실험 회로도와 사진, 결과표
오실로스코프에 나타난 파형과 파형의 이해
가산기에서는 반가산기, 전가산기, 2-bit 병렬 가산기 에 관한 실험 회로도와
|
- 페이지 59페이지
- 가격 5,000원
- 등록일 2009.06.22
- 파일종류 피피티(ppt)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
디지털회로실험및설계 예비 보고서 #2
( 부울대수와 카르노맵, RS Flip-Flop 실험 )
과 목
담당교수
제 출 일
학 번
이 름
1. 실험목표
① 부울 대수로 논리식을 간소화하고, 실험으로 확인한다.
② 카르노 맵으로 논리식을 간소화하는 방법을 익힌
|
- 페이지 10페이지
- 가격 3,000원
- 등록일 2023.09.22
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
값을 보이는 것을 확인할 수 있다. 원래 RS Flip_Flop의 제약조건인 11 입력의 결과 그 이전의 출력 값을 invert 시켜서 1의 출력 값을 보인다. 이를 정리하면 다음과 같은 진리표를 얻을 수 있다.
CLK
J
K
Q
비고
0
-
-
Q
불변
1
0
0
Q
불변
1
0
1
0
reset
1
1
0
1
s
|
- 페이지 18페이지
- 가격 2,000원
- 등록일 2008.11.27
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|