|
B1, B2, B3 3개의 Binary code input을 G1, G2, G3 3개의 Output이 나오도록 설계한다. 이때 3개의 값은 Gray code Output이다. POS, SOP를 이용하여 설계하여보고, Karnough map을 이용하여 최적의 Logic Network를 구현한다. 그리고 이 설계를 이용하여 VHDL로 Coding하고 결
|
- 페이지 9페이지
- 가격 1,000원
- 등록일 2010.01.24
- 파일종류 워드(doc)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
karnough map을 작성한다.
- Truth table
C. VHDL을 이용하여 full adder을 설계한다.
ENTITY adder IS
PORT ( a, b, c : IN BIT ;
s, cout : OUT BIT );
END adder;
ARCHITECTURE Behave OF adder IS
BEGIN
s <= (NOT a AND((NOT b AND c)OR(b AND NOT c)))OR(a AND NOT(((NOT b AND c)OR(b
|
- 페이지 4페이지
- 가격 800원
- 등록일 2010.01.24
- 파일종류 워드(doc)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|