[디지털시스템(Verilog)] Multiplexer 예비보고서

소개글

[디지털시스템(Verilog)] Multiplexer 예비보고서에 대한 보고서 자료입니다.

목차

① Multiplexer(MUX)
② Multiplexer의 작동 방식과 구조
③ 각종 MUX의 구조
③ Shifter
④ 32 to 1 MUX의 코딩

본문내용

다.
32개의 input I와 5개의 selection input S를 잡고, output은 Y로 두었다.
5개의 not 게이트와, 32+32 총 64개의 and게이트의 output과 input 배열은 위의 코드와 같다.
위의 코딩 방법은 각 게이트를 그대로 소스 안에 포함시킨 게이트레벨 코딩이며, 실제 실험에서 쓰이게 될 코딩 방법과 다를 수 있다.

키워드

디지털시스템,   Verilog,   Multiplexer,   멀티플렉서,   128-to-4 Multiplexer,   MUX,   Logical Unit,   디씨실험