|
.
위의 코딩 방법은 각 게이트를 그대로 소스 안에 포함시킨 게이트레벨 코딩이며, 실제 실험에서 쓰이게 될 코딩 방법과 다를 수 있다. ① Multiplexer(MUX)
② Multiplexer의 작동 방식과 구조
③ 각종 MUX의 구조
③ Shifter
④ 32 to 1 MUX의 코딩
|
|
|
multiplexer)는 멀티플렉서의 반대되는 기능(즉, 입력과 출력이 바뀐 기능)을 수행하는 회로로, 하나의 입력을 통해 들어오는 신호를 선택신호의 제어에 따라 복수개의 출력중 하나로 내보내는 회로이다. <그림 8>에 1-to-4 디멀티플렉서 회로
|
|
|
multiplexer)는 멀티플렉서의 반대되는 기능(즉, 입력과 출력이 바뀐 기능)을 수행하는 회로로, 하나의 입력을 통해 들어오는 신호를 선택신호의 제어에 따라 복수개의 출력중 하나로 내보내는 회로이다. <그림 13>에 1-to-4 디멀티플렉서 회로
|
|
|
to-4 복호기
입 력
출 력
E
B
A
D3
D2
D1
D0
(Y)
(S1)
(S0)
0
x
x
0
0
0
0
1
0
0
0
0
0
1
1
0
1
0
0
1
0
1
1
0
0
1
0
0
1
1
1
1
0
0
0
(b) 진리표 (c) 복호기표시 (d)디멀티플렉서 표시
3) 멀티플렉서 및 디멀티플렉서의 중첩
멀티플렉서 및 디멀티플렉서는 서로 중첩 사용하여
|
|
|
to-4 MUX를 구성하고, S1과 S0, Y의 입력신호에 따른 출력 D0~D3를 작성하시오.
회로도
시뮬레이션 결과
논리상태 작성표 (Pspice 시뮬 결과 10us까지)
Input
Output
SELECT
Data
D3
D2
D1
D0
S1
S0
Y
0
0
0
0
0
0
0
0
0
1
0
0
0
1
0
1
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
0
0
0
0
1
0
1
0
1
0
0
1
|
|
메뉴펼치기
