Common-Source Amplifier

소개글

Common-Source Amplifier에 대한 보고서 자료입니다.

본문내용

G = VGS+VS = VGS+RSID
VG = 1.03+126.7k*0.12mA = 19.8V
VG = (R2/(R1+R2))*VDD
위의 식을 풀면 => R1:R2=10.2:19.8, R1=303kΩ R2=587kΩ
step10. c1, c2 = 1F CS = 10F
step11. simulation
(b) 센서의 Thevenin 등회로를 구하여 제출하라.
VTh = Vsig * R1∥R2/[Rsig +(R1∥R2)]
= 0.02*200/(10+200) = 0.019mVpp
RTh = R1∥R2∥Rsig = R1*R2*Rsig/(R1*R2+R2*Rsig+Rsig*R1) = 9.52kΩ
(c) 설계결과, 즉 모든 저항과 커패시터의 값을 표로 제출하라. 제약조건 : 전원전압(Max.) 30 V
Rsig
Cc1
R1
R2
RD
RS
Cc2
CB
RL
10kΩ
1F
303kΩ
587kΩ
10kΩ
156.6kΩ
1F
10F
10kΩ
◎ 3.1.2 (a) 위의 증폭기를 PSPICE로 simulation하여 각 node의 전압과 branch의 전류가 명시된 결과회로도를 제출하라.
(b) 입력 주파수가 5㎑일 때 입력과 출력파형이 동시에 보여주는 PSPICE 결과를 제출하라.
(c) 위에서 구한 센서의 Thevenin 등가회로를 function generator와 저항으로 구현하여 센서대신 사용하고 위와 같이 센서의 특성을 측정하려면 function generator의 출력을 얼마로 맞추어야 하는가? 그 이유는 무엇인가?
VTh = Vsig * R1∥R2/[Rsig +(R1∥R2)]
= 0.02*200/(10+200) = 0.019mVpp
RTh = R1∥R2∥Rsig = R1*R2*Rsig/(R1*R2+R2*Rsig+Rsig*R1) = 9.52kΩ
function generator 의 peak to peak 은 0.019mVpp 로 설정
(d) Amplifier의 입력파형과 출력파형을 동시에 오실로스코프로 볼 수 있도록 장치 연결도를 그려서 제출하라.
(e) Amplifier의 입력파형(Ch. 1)과 출력파형(Ch. 2)이 오실로스코프에 동시에 보이도록 하려면 Ch. 1과 Ch. 2의 V/Div, Time/Div을 각각 얼마로 해야 하는가?
f=5kHz, T = 0.0002sec = 0.2*0.001 = 0.2ms
Time/Div = 0.1ms , Volt/Div = 500mV
(f) 이득의 주파수 특성곡선을 제출하라. 주파수 범위는 10㎐에서 이득이 0이 되는 주파수까지이다.
(g) 3㏈ 대역폭을 구하라. 이득이 0이 되는 주파수는 얼마인가?
최대값 = 0.95V , 20logAM = 20log0.95 = 0.45dB
-0.45-3 = -3.45dB = 20logAB, -3.45/20 = logAB , 10^(-3.45/20)=0.67V
BW = 2.14kHz-142.5Hz = 1.997kHz,
이득이 0이되는 주파수 => 약10MHz
(h) 이 주파수는 무엇에 의해 결정되는가? (Data sheet와 참고문헌을 참조하라.)
fH = 1/2π(CgsRsig + CgsRgs + CLRCL)
Rsig의 조절이나 C의 값으로 fH가 결정된다.
◎ 3.1.3 (a) 3.1의 증폭기에서 입력단의 커패시터를 10㎋로 바꾼다면 이득의 주파수 특성이 어떻게 될 것인가를 정성적으로 예측하고 이 예측을 PSPICE로 simulation하여 그 결과를 도시하라.
fH = 1/2π(CgsRsig + CgsRgs + CLRCL) 이므로 폭이 더 좁아진다.
<입력단의 커패시터 : 10㎋>
(b) 3.1.1 의 증폭기에서 에미터에 연결된 커패시터를 100㎋으로 바꾼다면 이득의 주파수 특성이 어떻게 될 것인가를 정성적으로 예측하고 이 예측을 PSPICE로 simulation하여 그 결과를 도시하라.
fH = 1/2π(CgsRsig + CgsRgs + CLRCL) 이므로 폭이 더 늘어난다.
<에미터에 연결된 커패시터 : 100㎋>
◎ 3.1.4 입력전압()의 주파수를 2㎑로 하였을 때, 출력전압 에 왜곡이 생기지 않기 위한 입력전압의 허용 최대 진폭()를 구하라.
(주의) PSpice 시뮬레이션을 위해 Orcad Capture의 schematic을 사용할 경우, 2N7000 심볼로는 2N7000/FAI를 사용하며 이는 fairchild.lib가 링크되어 있는 fairchild.olb에서 찾을 수 있다. 또한 Orcad Capture에서 PSpice 시뮬레이션을 수행하기 위해서는 Orcad Capture - PSpice - Simulation Profile - libraries 탭에서 fairchild.lib 파일을 찾아 add하여야 한다.
<=10mV>
<=20mV>
<=25mV>
<=30mV>
<=50mV>
=>대략 Vs가 25mV일때부터 왜곡현상이 발생한다.
▶ 3.2 Common Source Amplifier with Source Degeneration
◎ 3.2.1 <그림 8.1>의 회로에서 M1의 Source단에 저항 R=39Ω을 추가하여 얻어지는 <그림 8.2>와 같은 회로를 고려하자. 이 회로에 대해 3.1.1의 (b), (f), (g), 그리고 3.1.4 과정을 반복하라. 단 설계사양 만족여부는 확인할 필요가 없다.
<회로도>

(f) 이득의 주파수 특성곡선을 제출하라. 주파수 범위는 10㎐에서 이득이 0이 되는 주파수까지이다.
(g) 3㏈ 대역폭을 구하라. 이득이 0이 되는 주파수는 얼마인가?
-> 최대값 = 0.69V , 20logAM = 20log0.69 = -3.22dB
-3.22-3 = -6.22dB = 20logAB, -6.22/20 = logAB , 10^(-6.22/20)=0.49V
BW = 2.88kHz-104.9Hz = 2.78kHz,
이득이 0이되는 주파수 => 약9MHz
◎ 3.1.4 반복 입력전압()의 주파수를 2㎑로 하였을 때, 출력전압 에 왜곡이 생기지 않기 위한 입력전압의 허용 최대 진폭()를 구하라.
<=20mV>
<=30mV>
<=40mV>
<=50mV>
=>대략 Vs가 40mV일때부터 왜곡현상이 발생한다.

키워드

중앙대,   3학년,   실험