[디지털 시스템 설계 및 실험] Latch, Flip-Flop, Shift Register

본문내용

2 (Q[0],C,R,Q[1],);
dppr dppr3 (Q[1],C,R,Q[2],);
dppr dppr4 (Q[2],C,R,Q[3],);
endmodule
시뮬레이션
C가 상승엣지 일 때 D의 값이 Q로 한 칸씩 밀려 출력이 된다. R이 1이면 리셋이 되어 0이 출력된다.
사진
1번 버튼 : D 2번 버튼 : R 입력 시 0000
토의
이번 실험은 간단한 플리플롭중 하나인 D플리플롭을 만들어보고 이를 이용하여 Shift Register를 만들어 보는 실험이 였다. 플리플롭을 만들기 위해 SR랫치, D랫치를 구연해보았다. 어려운 구조가 아니라서 금방 할 수 있었다. 한 가지 아쉬운 점은 D플리플롭을 만들 때 비 동기식 리셋을 하고 싶었는데, 자꾸 오류가 나서 결국 동기식 리셋을 코딩한 것이 아쉽다.

키워드

디지털 시스템 설계,   SR NOR latch,   D플리플롭