|
플리플롭을 만들기 위해 SR랫치, D랫치를 구연해보았다. 어려운 구조가 아니라서 금방 할 수 있었다. 한 가지 아쉬운 점은 D플리플롭을 만들 때 비 동기식 리셋을 하고 싶었는데, 자꾸 오류가 나서 결국 동기식 리셋을 코딩한 것이 아쉽다.
|
|
|
NOR, 7410 Triple 3-input NAND
5. 실험 내용
A. SR latch
(1) <그림 8>의 회로를 구성하라.
(2) 입력 S와 R의 조합을 통해 진리표를 완성한다. 표의 상태 행에서 set, reset, last Q, ambiguous 등으로 구분하여 기입한다.
(3) SR latch의 동작을 시간도표로 나타내고,
|
|
|
NOR 게이트로 된 SR 플립플롭
2.NAND 게이트로된 SR플립플롭
<래치(Latch)회로>
1.D 래치
2.JK 래치
3.T 래치
<마스터-슬레이브(Master-Slave)FF>
<플립플롭 (Flip-Flop)>
1.RS 플립플롭
2.D 플립플롭
3.JK 플립플롭
4.T 플립플롭
<플립플롭의 여기표(
|
|
|
SR=11, QQ\'=00 인 상태에서 SR=00으로 변화시키면 출력 Q와 Q\'는 11과 00 상태를 무한히 반복하는 불안정한 상태가 되어 버리게 됩니다. 따라서 래치 회로는 입력 SR=11을 인가하지 않는다는 조건하에 사용하여야 합니다. 만약 래치가 nand 로 구성된
|
|
|
NOR회로)이다. 이와 같이 기본적인 논리회로를 조합함으로써 배타적 논리합회로(XOR회로)와 다수결회로 등 복잡한 논리연산회로를 만들어낼 수 있다. 논리 회로 등의 동작 원리를 습득하여 디지털 응용 회로의 설계, 제작 관련 실무에 활용할
|
|
메뉴펼치기
