|
실험계획서
3.1 FG(+) ㅡ 저항 ㅡ 인덕터(10mH) ㅡ FG(-)의 순서로 연결된 회로에서 시정수를 10μs 로 하고자 할 때의 저항을 계산하라. FG의 출력을 0.5V의 사각파(high = 0.5V, low = 0V, 듀티 사이클 = 50%)로 할 경우에 시정수 τ를 오실로스코프로 측정하
|
|
|
016. JFET 특성
017. JFET 바이어스 회로
018. JFET 바이어스 회로 설계
019. 공통 소스 트랜지스터 증폭기
020. 다단 증폭기 (RC 결합)
021. 공통 이미터 증폭기의 주파수 응답
022. 차동 증폭기 회로
023. 선형 연산 증폭기 회로
024. 능
|
|
|
따른 전류 값을 이용해 다이오드의 특성곡선을 그려 문턱전압에 대한 이론과 비교해보고 DC 저항과 AC 저항의 값을 확인하여 보았다. 요약문
실험내용
실험결과
문제점 및 애로사항
설계프로젝트 진행사항
결론
(별지)측정 Datasheet
|
|
|
이번 실험에서는 먼저 달링턴 회로를 구성하고 회로의 입/출력 임피던스와 전압이득을 구한다.
캐스코드 회로를 구현하고 Q1 과 Q2의 전압이득, 전체 전압이득을 구한다.
측정된 실험값을 바탕으로 계산된 값과, 시뮬레이션상의 이론 값을 비
|
|
|
될 수 있다. C1과 C3는 각각 입력과 출력의 결합 커패시터 역할을 하고 C2는 바이패스 커패시터 역할을 하게 된다. 요약문. 1
실험내용 2
실험결과 6
문제점 및 애로사항 10
설계프로젝트 진행사항 10
결론 10
(별지) 측정 Datasheet 11
|
|
|
실험에 사용할 회로를 삽입하고, 간단한 동작원리에 대하여 설명하고 실험의 전반적인 Procedure를 설명하고 무엇을 측정하여 어떠한 것을 얻고자 하는지를 설명한다. PSPICE 시뮬레이션 결과를 여기에 삽입한다. 여러 개의 회로를 실험했을 경우
|
|
|
확인.
마지막으로 다중 증폭단을 갖는 직류 결합 시스템의 바이어스 전압과 전류를 측정하는 것이 이번 실험의 목적임. 요약문 1
실험내용 1
실험결과 7
문제점 및 애로사항 12
설계프로젝트 진행사항 13
결론 13
(별지) 측정 Datasheet 13
|
|
|
JFET 트랜지스터의 출력 특성, 드레인 특성, 그리고 전달 특성을 예측하고 직접 확인하는 실험
포화전류 IDSS와 핀치 오프 전압(Pinch-off Voltage) VP 측정 요약문 1
실험내용 1
실험결과 2
문제점 및 애로사항 5
결론 5
|
|
|
반파 및 전파 정류 회로 실험에서는 다이오드와 저항을 이용하여 구성한 정류 회로도에 입력으로 정현파 전압을 인가하여, 각 소자에 걸리는 전압을 측정함으로써 다이오드의 정류 기능을 알아보았다. 정류 회로는 다이오드가 ‘순방향 바이
|
|
|
다양한 기본적인 연산증폭기를 알아보고 실험을 통해 전압을 측정하여 각각의 증폭기 회로를 해석하는 것이 이번 실험의 목적 요약문 1
실험내용 1
실험결과 3
문제점 및 애로사항 5
설계프로젝트 진행사항 5
결론 5
(별지) 측정 Datasheet
|
|
메뉴펼치기
