|
⑧CC 증폭기가 임피던스 매칭회로로 사용되는 이유
증폭단의 입력임피던스는 바이어스 저항과 베이스의 입력임피던스를 결합시킨 것이된다. 이 임피던스는 매우 높으며 이것이 에미터 플로워의 특징이다. 부하저항이 에미터 회로에 놓여 있
|
|
|
실험이 매끄럽게 잘 끝났다. 원래는 2N6004를 써야 했지만 예비레포트때 2SC1815를 사용하여 실험 때도 2SC1815를 사용하였는데 시뮬레이션 돌려 본 것과 비슷하게 나왔다. 이미터 공통 증폭기의 전반적인 이론을 확인해 보는 실험이었는데 이론을
|
|
|
실험은 공통 컬렉터 증폭기이다.
여기서는 크게 이론치와 측정치가 크게 다를 바 없음을 볼 수 있다. 한가지 주목할 사항은 그 전압이득이 약1이라는 것이다. 하지만 이 실험으로 제대로 공통 컬렉터 증폭기의 특성을 알 아 볼 수는 없다. 왜냐
|
|
|
1uF일 때 더 줄어드는 것을 알 수 있었다. 그러므로 여기서의 캐퍼시터는 바이패서 캐퍼시터라는 것을 확인할 수 있었다. 1. 제목
2) 공통 소오스 증폭기
2. 예비보고사항
3. PSPICE Simulation
1) 실험1
2) 실험2
3) 실험3
|
|
|
실험
3-1 실험부품
저항 : 100Ω, 330Ω, 1KΩ, 4.7KΩ, 10KΩ
커패시터 : 1uF, 47uF, 100uF
트랜지스터 : 2N3904
3-2 실험절차 ①
1. P. 72의 그림 9-3의 회로를 구성한다.
2. 그림 9-3 회로에 대한 DC 파라미터들을 계산하고 측정하여 기록한다,
3. 입력파형과 출
|
|
메뉴펼치기
