|
회로 구성시 사용하는 소자에 따른 전압 손실도 원인으로 볼 수 있다. 회로가 복잡해질수록 회로 중간 소자에 의해서 전압이 손실되는 경우들이 많다. 이번 실험에서 쓰인 OP-AMP는 접지단자, 바이어스 단자, 입・출력 단자, 그리고 저항 등
|
|
|
|
2. 결과 분석
이번 실험은 OP-AMP의 특성을 이용하여 비교기를 구성해 본 실험이었다. 실험간 오차가 크게 발생한 부분은 없었다. 하지만 오차가 작다고 할 수 없는 부분도 있었기에 오차의 원인에 대해 분석해보자.
|
|
|
회로실험 P.69~83
데이터 시트 검색엔진 https://www.alldatasheet.co.kr/ 1. 실험 목표
2. 관련이론
2-1 기초 이론
2-2 소개
2-3 소자(부품) 소개
3. PSpice 시뮬레이션
3-1 시뮬레이션 준비물
3-2 시뮬레이션 과정
3-3 시뮬레이션 결과
4. 실험
4-1 실
|
|
|
같은 경우
(4)차동증폭기
-비반전 입력 단자와 반전 입력 단자에 가해진 입력 신호의 차를 증폭하는 회로이다.
-에 의한 반전증폭기의 출력 전압 =
=>
-중첩의 원리 이용
3. 예비 과제 1. 실험 목적
2. 핵심 내용 정리
3. 예비 과제
|
|
|
예비 보고 사항
1) 일반적인 741 연산 증폭기의 핀 배열도를 조사하라.
2) 실험 회로 1-4의 회로에서 일 때 입력에 직류 옵셋 전압이 0, 피크-피크값이 10V 이고 주파수가 1kHz인 구형파를 인가했을 때 출력에서 피크-피크 값이 5V인 삼각파를 얻기 위
|
|
|
증폭기)
Vi1, Vo1,
Schematic(비반전 증폭기)
Vi2, Vo2
Schematic(단위 이득 플로어)
Vi3, Vo3
Schematic(가산 증폭기)
Vi4, Vo4
Reference
[Fundamentals of Microelectronics]
B.Razavi 저 | John Wiley 2nd Edition
[전자회로실험]
이현규, 김영석 저 | 충북대학교출판부
[FLOYD 기초회로
|
|
|
회로에서 동상신호 제거비 (Common Mode Rejection Ratio : CMRR) 값을 구해보시오.
이고,
위의 회로에서 저항비를 통해 Differential gain을 구해보면,
이며,
E-1)에서 구한 것과 같이 이므로 이 값들을 통해 CMRR을 구해보면,
의 값을 얻을 수 있다.
실험전 예비
|
|
|
출력되는 것을 볼 수 있었다.
따라서 실제 회로를 구성할 때 가변커패시터의 값을 발진이 잘 일어나도록 조절해야하는 것이 중요할 것으로 생각된다. 1. 실험 목적
2. 기초 이론
3. 예비 과제
4. 실험 절차 - PSpice 시뮬레이션
5. 설계
|
|
|
OP-Amp 회로 실험, 강경일
- 회로이론, 정타관, 1993년
- ynucc.yeungnam.ac.kr/~yssuh/Analog
- home.cmh.hs.kr/~choys/elec
- my.netian.com/~twssd/8051a/dac.htm Ⅰ. 서론
Ⅱ. 본론
1. DAC의 종류 및 특성
2. DAC의 parameter
3. R-2R Ladder Type DAC
4. 필요한 기초지식
5.
|
|
|
크기로 슬라이스하게 된다(이것을 출력 포화되었다고 한다). 1. 목적
2. 이론
3. 예비레포트
- Op-Amp 란?
- 반전 증폭기 & 비반전 증폭기
- Function Generator의 기능 및 사용법
4. 결과레포트
- 실험 및 실험방법(직접실험사진첨부)
- 고찰
|
|
메뉴펼치기
