|
회로도이다. (A3A2A1A0+B3B2B1B0→C4S3S2S1S0)
4비트 가산기
자리올림수 예측 가산기
덧셈은 정보처리의 기본중에 기본이기 때문에 고속 정보처리를 위해서 우선 가산기 동작의 고속화가 요구된다. 논리회로의 동작속도는 입력에서 출력까지 사이에
|
|
|
논리회로
타이밍도
JK 플립플롭
- 74LS73, 74LS76은 Dual JK M/S Flip-Flop이다.
< 플립플롭 (Flip-Flop) >
- 보통 기본형 플립플롭이나 래치도 플립플롭이라고 하지만 원칙적으로는 마스터-슬레이브 플립플롭이나 에지 트리거링 플립플롭만이 플립플롭
|
|
|
논리 회로
(2) 인코더 : 디코더의 반대 기능을 수행하는 조합 논리의 회로로써 2n개의 입력과 n개의 출력을 가진다.
(3) 플립플롭 : 순차 논리 회로에서 쓰이는 메모리 요소로써, 0 또는 1의 두가지 안정 상태를 갖는 쌍안정 멀티바이브레이터로
|
|
|
논리회로의 구성능력을 키운다.
3. 가산기를 이용한 가산 연산장치를 이해할 수 있도록 한다.
[기본이론]
1. 반가산기(Half Adder)
한 비트씩 두 개의 2진수를 더하는 경우 4가지 상태의 값이 나온다. 입력은 두 개의 2진수 비트로 구성되고, 출력은
|
|
|
논리의 설계
각각의 모터에 하나씩, 4개의 독립된 논리회로가 있어야 한다. 윤활유 펌프용 모터에 대한 논리가 한 예로서 설계되어 있다. 첫 단계는 진리표의 데이터를 Karnaugh 맵으로 옮기고 SOP 표현식을 구하는 것이다.
스위치 변수 는 맵 변
|
|
|
회로구성이 매우 간단해 질수 있음을 알 수 있었다. 실험1을 통해 , 드모르간의 법칙이 성립함을 알 수 있었다.
또 실험을 하면서 첫 실험 때는 입력 값을 바꿀 때 선을 하나하나 뽑고 꼽고 해서 불편함이 있었는데
이번시간에 스위치를 구성해
|
|
|
논리식을 실험을 통해 확인한다.
2. 실험 결과
3. 고찰
이번 실험은 논리 게이트인 AND, OR, NOT 게이트의 진리표와 논리식을 실험을 통해 확인해 보는 것이었다. 간단히 말해 AND GATE (논리곱회로)는 입력된 두 개의 조건이 모두 참(1)일 때만
|
|
|
논리의 설계
각각의 모터에 하나씩, 4개의 독립된 논리회로가 있어야 한다. 윤활유 펌프용 모터 M₁에 대한 논리가 한 예로서 설계되어 있다. 첫 단계는 진리표의 데이터를 Karnaugh 맵으로 옮기고 SOP 표현식을 구하는 것이다.
스위치 변수 S₁,S
|
|
|
링
2.1.2 구조적 모델링
2.2 반감산기
2.2.2 자료흐름 모델링
2.2.1 동작적 모델링
2.3 전감산기
2.3.1 동작적 모델링
2.4 <8-bit> substracter
3. 결과 검토 및 의견
수차례 반복으로 모델링 기법을 익히고 나니 하나의 논리회로를 구현하는
시간도 줄어
|
|
|
회로
(1) SCR(Silicon controlled Rectifier)
① 기능 : 제어, 스위치, 정류
② 특징
CDOT
gate 전류에 의해 방전 개시 전압 조정 가능
CDOT
단방향성
CDOT
SCR을 OFF 시키는 방법 : A, K 간 전압 극성 변경
CDOT
PNPN 구조
CDOT
특성 곡선에 부저항 부분이 있다.
(2)
|
|
메뉴펼치기
