|
실험할 것이며 분주회로를 통해 클럭의 주파수를 줄일 것이다.
실제 클럭은 4MHz 가 들어오고 이를 1Hz로 줄일 것이다. (20000000번 카운트 된 후에 clk_d가 1이 한번 되도록 설계)
pin table은 아래와 같다.
port
pin
clk
p79
reset
p205
dir
p12
mode(1:0)
p15, p16
q(7:0
|
|
|
논리회로에서의 설계는 조합논리회로와 순서논리회로를 사용한 설계로 나눌수 있습니다. Vending Machine과 같이 조합논리회로를 사용해서는 표현하지 못하거나 어려운 부분을 순서논리회로를 사용하여 표현하면 보다 정확하게 표현이 가능했
|
|
|
설계하도록 하는 프로젝트였다. 상태도는 수업 시간에 배운 부분으로 충분히 파악 가능하여 쉽게 그려내었으나 이를 코딩 하는 것은 순전히 별개의 문제였고 빈 공간만 코딩한다고 하더라도 그 양이 많고 파악할 부분이 있었으며 KIT로 실험
|
|
|
피드백저항을 조절 적당한 전압이득으로 변경
7번 램프의 추락사 (내부 균열이 예상됨)
해결 방안 : 새로 구매시 소요시간 10일 (포기) 설계 순서
역할 분담
서 론
간략 회로 설명
1차 회로도
2차 회로도
최종 회로도
|
|
|
실험을 마치기 위한 출력은 비록 s가 1000일 때인 a값이 그대로 출력되는 것 뿐이었지만 다른 출력값을 확인해 보기 위해서 여러 가지 s 값을 시도하였고 아쉽게도 7segments는 제대로 구현되지 못했지만 led상에서는 제대로 작동하고 있어 의미가
|
|
|
설계하였고 IBUF의 필요성을 이해하고 코드 내에서 사용할 수 있었다.
Evaluation
유한 문자열 인식기를 설계하는 실험이었다. 언뜻 보면 어렵고 복잡하다 느낄 수 있지만 상태도를 정확히 그려낼 수 있다면 지난번 실험과 크게 다를 바 없이 상태
|
|
|
회로에서 100Hz 이던 pole이 6.2Mhz 로 옮겨 간것을 확인 할 수 있다
이런 형식의 pole이 1e6, 1e7, 1e8 rad/sec 인 회로를 3개 연결하고 하나하나의 증폭도 값을
100k=100 * 100 *10 으로 나눠서 설계해본다.
3번 회로-2
3번 주파수 응답-2
결과를 보았을때 1e6 rad/s
|
|
|
설계해 보았다. 단순한 연산을 떠나 조건문을 이용하여 다양한 케이스의 연산을 설계하고 같은 입력 값을 다른 연산을 수행시켜 보았다. 쉬프트연산을 굳이 쉬프트 연산자를 이용하지 않고도 간단하게 구현할 수 있었다.
· ALU를 이용해서 다
|
|
|
설계는 저번 시간의 배움을 통해 크게 어렵지 않다. 단지 입력 B 벡터와 m을 xor 연산하여 미리 선언한 B_sig에 설정하고 이를 A와 덧셈연산을 하면 될 뿐이다. 물론 제일 처음 carry in 은 m 이 1일 경우 1로 설정하여 B의 2의 보수 연산을 완료한 후에
|
|
|
mealy;
architecture Behavioral of counter_mealy is
type st_mealy is( a, b, c, d, e, f, g, h, i, j ,k ,l ,m ,n, o, p);
signal state : st_mealy;
signal s_input : std_logic;
begin
process(m_reset,m_clk)
begin
if m_reset = \'1\' then
s_input <= \'0\';
elsif rising_edge(m_clk) then
s_input <= m_inp
|
|
메뉴펼치기
