|
회로를 정확하게 구성하고 실험했다면, 그 진리표는 표 8-2와 같다.
입력이 0000, 0001, 0010, 0011, 0100, 0101, 0110, 0111, 1000, 1001일 경우
·입력이 1010, 1011, 1100, 1101, 1110, 1111일 경우 7. 대수논리와 드모르간 정리, 간소화
∎ 실험목적
∎ 실
|
|
|
간소화된 불리언 식에 대한 2-level AND-OR(NAND-NAND) 또는 OR-AND(NOR-NOR) 로직 회로를 설계하여라.
2-level AND-OR(NAND-NAND) logic 회로도
(4) XOR gate를 이용하여 보다 간소화된 다단계 조합 논리 회로를 설계하여라.
= + + + =
= + + +
= ( + ) + (+)
= () +
다
|
|
|
논리회로를 설계하기 위해 고안된 방법이고, 간단히 모든 경우의 수를 표로 그려놓고, 해당 표를 이용하여 회로를 간략화 하는 방법이다. 진리표 또는 논리식을 보고 카르노맵을 이용하여 간략화를 한다.
2) 부울대수와 논리회로
부울대수를
|
|
|
부울 대수의 정리
- 그림2-5(e)와 (e)의 두 논리회로를 결선하여 A, B 입력에 따라 출력 X, Y를 측정하라.
(e)
(e)
5. 참고자료
① TTL응용 실무 / Don Lancaster / 한국과학원 / 1977. 6. 30 / p.37 ~ p.119
② 디지털공학실험 / 이병기 / 喜重堂 / 1992. 2. 25 / p.29 ~ p.38
|
|
|
실험해본 결과 쿼터스 시뮬레이션과 유사하게 나왔다.
8.Conclusion
모든 부울대수의 정리와 공리를 실험해 본 것은 아니었지만 몇 가지 정리와 공리를 직접 회로 설계와 시뮬레이션을 통해서 알아본 결과가 일치했기 때문에 나머지 공리와 정
|
|
|
논리회로 실험(TTL 게이트와 PLD를 이용한), 에드텍
김상진(1990), 디지탈 IC의 활용(게이트에서 마이컴까지), 집문당
문경주(2010), 분산전원 운용을 위한 통신 게이트웨이 개발, 명지대학교
이옥란(2008), 논리 및 부울대수에 관한 연구, 인제대학교
|
|
|
부울대수(boolean algebra)의 개념
Basic Laws
OR 연산
AND 연산
2중 보수(Double Inversion)와 드모르강(De Morgan)의 법칙
쌍대성 정리 (Duality Theorem)
Fundamental Products
부울함수의 대수적 간소화
consensus의 정리
정규형
진리표로부터 부울
|
|
|
부울대수의 공리와 정리를 이용
Y=B+BC+ABC
=B+BC+BC+ABC
=B(C+)+BC(+A)
= B+BC
② 카르노 맵 이용방법
Y
AB
C
00
01
11
10
0
0
1
0
0
1
0
1
1
0
Y= B+BC 1. 부울대수
2. 부울대수의 기본공리
3. 부울대수의 제반 정리
4. 조합논리회로
5. 카르노 맵(Karnaugh Map)
6.
|
|
|
논리회로
기본 논리연산
❖ 2. OR 게이트
≪ 그 림 ≫
논리회로
기본 논리연산
❖ 3. NOT 게이트
≪ 그 림 ≫ 기본 논리연산
부울대수 법칙
부울대수 법칙을 이용한 논리식의 간소화
부울대수 기본 법칙
|
|
|
실험이다. 이 실험 역시 위의 실험과 같이 세 개의 입력을 받아서 논리연산을 회로로 구현했다. 실험결과 분배법칙이 성립한다는 것을 알 수 있었고, 시뮬레이션 결과도 동일한 결과를 출력했다. 2. 부울대수의 공리 및 정리
실험회로1
1
|
|
메뉴펼치기
