|
논리회로 및 컴퓨터구조실험, 홍진
한금희(2010) 컴퓨터 과학 개론, 한빛미디어
전희종 외(2009) 디지털시스템, 문운당
진경시 외(2002) 디지털 공학, 기전연구사
김관옥(2002) 정보통신과 통신망, 광명
송주석(2007) 정보통신의 이해, 생능출판사
이
|
|
|
이해, 상학당, 2009
한금희, 컴퓨터 과학 개론, 한빛미디어, 2010
정진욱 외, 정보통신의 배움터, 한샘, 2007
김종현, 컴퓨터구조론, 생능, 2005
정병태 외, 논리회로 및 컴퓨터구조실험, 홍진, 2002
전희종 외, 디지털시스템, 문운당, 2007
진경시 외, 디
|
|
|
회로를 구성하고 동작을 확인하라.
>>타이밍도
■ Quiz 5.1
멀티플렉서를 사용한 회로와 디코더를 사용한 회로의 장단점을 간략하게 설명하라.
장 점
단 점
멀티플렉서를
사용한 회로
▶4변수의 논리함수를 구성 가능
▶병렬-직렬 데이터 변
|
|
|
7
6
11
12
13
15
14
10
8
9
11
10
c = F(A,B,C,D) = ∑(0,3,4,7,8,11,12,15) = C\'D\'+CD
CD
AB
00
01
11
10
00
0
1
3
2
01
4
5
7
6
11
12
13
15
14
10
8
9
11
10
d = F(A,B,C,D) = ∑(0,2,4,6,8,10,12,14) = D\'
CD
AB
00
01
11
10
00
0
1
3
2
01
4
5
7
6
11
12
13
15
14
10
8
9
11
10
4.14 논리식 F(W,X,Y)=∑(1,4,5,6)에 대
|
|
|
7-Segment의 등가회로 및 표시방법을 그림 7-4에 나타내고 있다. 그림 7-4(a) 7-Segment의 형태를 참고로 하여 BCD 코드를 10진수로 변환시키는 표를 나타내면 표 7-4와 같다. 1.실험의 목적
2.사용기기 및 부품
3.관련 이론
4.실험 과정
5.실험 결과
|
|
|
논리 게이트
논리 게이트
논리 게이트
조합 논리회로(combinational logic circuit)
전가산기 (Full Adder)
디코더(Decoder)
인코더(Encoder)
조합 논리회로(combinational logic circuit)
전가산기 (Full Adder)
디코더(Decoder)
인코더(Encoder)
순서 논리회로
입력
|
|
|
논리회로
진리표
입 력
출 력
D
Q Q‘
0
0 1
1
1 0 1. 중앙처리장치에 대해 설명하시오
2.주기억장치 RAM, ROM비교
3. 10진수 93을 2진수로, 8진수 173을 10진수로 각각 변환하시오.
4. 텍스트 압축 방법에서 허프만 방식에 대해 설명하시오.
5
|
|
|
회로를 구성하면 위의 그림과 같이 된다.
☞ 홀수 패리티 회로
홀수 패리티를 사용할 때 패리티 비트가 1이면 데이터 선에 존재하는 1의 개수는 짝수, 0이면 데이터 선에 존재하는 1의 개수가 홀수이다. 1. 디코더(decoder)
2. 인코더(encoder)
|
|
|
디코더
D1, D2, D3, D4에 따라 다시 게임 하는 사람에게 돌아오는 진동의 종류 Y1, Y0 인코더
보고서를 쓰면서 한주간 계속 생각해 보았는데 솔직히 잘 모르겠습니다. 이 회로가 어디에 응용되어 쓰이는지 교수님께서 다음 수업시간에 말씀해 주셨
|
|
|
있다.
-BCD-7 세그먼트(BCD to 7-segement diode)는 BCD에서 십진숫자를 받아들이고
십진 숫자를 나타내는 선분을 선택하는 출력을 생성하는 조합회로이다.
-BCD-7 세그먼트 디코더는 BCD숫자에 대해 4개 1. 실험 목적
2. 핵심 내용 정리
3. 예비과제
|
|
메뉴펼치기
