|
논리회로』, 한빛미디어, 2005
3. 권오근 · 권준식 · 김용민, 『디지털공학 및 실험』, 인터비전, 2006.
4. 강안구 · 임석구 · 최지영, 『전자계산기 구조』, 한올출판사, 2007
5. M. Morris Mano, 『Digital Design』, http://matdol.hanseo.ac.kr, 2009.05.27
6. 미상,
|
|
|
설계실습 계획서를 통해 래치는 레벨 트리거(level trigger)에 의해서 동작하기 때문에 1-상태인 동안 입력의 변화를 출력에 반영한다는 것과 플립플롭은 에지 트리거(edge trigger)에 의해서 동작하기 때문에 클럭 펄스가 나타나기 바로 이전의 입력
|
|
|
논리연산과 논리게이트 3.2 부울대수 3.3 부울함수의 정규형 및 표준형 제4장 부울함수의 간소화 및 구현 4.1 개요 4.2 카노우 도표 방법 4.3 NAND 게이트와 NOR 게이트를 이용한 구현방법 제5장 조합논리회로 5.1 개요 5.2 조합논리회로의 분석과 설계
|
|
|
전가산기
Reference
1. 디지털논리시스템(동명사)-정의봉 저.
2. 디지털공학실험(복두출판사)-김상욱외 7명
3. Didital Logic Application And Design, Yarbrough 실험9. PLD를 이용한 회로구성
관련이론
○ PLD란?
○ PLA
○ PAL
실험계획
Reference
|
|
|
것. (가급적 2차원 평면으로 결선을 할 것.)
5.참고문헌
디지털공학실험(이병기 저) 사이텍미디어 (p21~31)
VHDL을 이용한 디지털 논리회로 설계(William Kleitz 저) 아이티씨
(p50~54,p64~83) 1.목적
2.이론
3.실험기구
4.실험절차
5.참고문헌
|
|
|
논리 시뮬레이션, 한국정보과학회, 1987
박태진 외 1 명, 전력절감을 위한 분산 내장형 게이트웨이의 구현과 제어방법, 부산여자대학, 2007
이지혜, 논리회로학습을 위한 학습도구의 설계 및 구현, 경남대학교, 2004
최훈규 외 3명, 게이트 레벨
|
|
|
회로가 열려서 전구에 불이 켜지지 않는다. 즉, 출력이 OFF 또는 0 의 상태가 된다.
참고문헌
김영훈(1992), 새로운 고속 및 저전력 논리 게이트 설계, 동국대학교
김성경 외 3명(2010), 새로운 패리티 보존형 가역 논리게이트, 대한전자공학회
김
|
|
|
논리연산회로를 결선하라.
4) 표 2의 결과가 나오는지를 확인하라.
5) ALU회로를 결선하라.
6) 표 3의 결과가 나오는지를 한 기능씩 확인하라. ■ 실험제목 : 산술논리연산장치
■ 관련이론
(1) ALU (arithmetic-logic unit) ; 산술논리 연산장치
|
|
|
새 IC칩으로 하지 않는 이상은 이런 문제가 해결되기 힘들지 않겠나 생각된다.
◎ 참고문헌
디지털 논리와 컴퓨터 설계 (M.Morris Mano저) 1.목적
2.이론
3.간단한문제
4.실험기기 및 부품
5.실험방법
6.이론치및예상결과
7.참고문헌
|
|
|
회로도>
≪ 표 ≫
< NAND 게이트 진리표>
≪ 그 림 ≫
< NAND 게이트 출력파형> 예비 레포트8장.hwp…………………………………7p
아날로그 및 디지털 회로 설계 실습
-예비레포트-
8. 논리함수와 게이트
1.
|
|
메뉴펼치기
