|
회로이다. 그리고 4pin 짜리 딥스위치는 BCD 입력을 주기 위해 연결했다. 첫 번째 덧셈기를 거치면서 뺄셈이나 덧셈의 연산을 한후 Carry Out의 출력과 Carry In의 값을 이용하여 설계한 논리 회로들이 동작하여 두 번째 덧셈기에서 뺄셈 및 덧셈연산
|
|
|
회로가 무엇인지는 잘 모르겠다. 한 면만 가지고 어떤 것이 최적이라고 단정 짓기는 어렵기 때문이다.
회로를 구성하면서 이렇게 여러 방법으로 회로를 만들 수 있음을 알 수 있어서 이론으로만 알았던 디지털을 실험을 하면서 더 쉽게 이해
|
|
|
프로젝트에서는 알람시각으로부터 1분간 작동되고 알람이 꺼지도록 했다. 그러기 위해서는 십의자리와 일의자리로 나누어진 초의 변수들을 하나의 십진수로 만들어서 현재시각과 비교가 필요했다. 앞에서도 말했듯이 카운터값은 현재시각
|
|
|
버리게 됩니다. 따라서 래치 회로는 입력 SR=11을 인가하지 않는다는 조건하에 사용하여야 합니다. 만약 래치가 nand 로 구성된 래치라면 00 을 인가하면 안됩니다.
Pspice의 예시 실험 목표
사용 부품
관련 이론
실험 순서
용어 정리
|
|
|
*제작 개요 및 목표*
개요 : 타이머 IC 및 논리 소자를 이용하여 디지털 스톱 워치를 제작한다.
목표 : 논리소자를 스톱워치 설계에 이용하여 디지털 스톱워치의 원리를 이해하고 논리소자의 원리를 이해한다.
*스톱워치의 동작*
O1. 스위치를
|
|
|
것
- 형태가 확실하게 굳지 않은 다이어그램의 사용은 설계과정에서 유연하게 대처하며 많은 요구들을 수용하며 다이어그램 자체가 변화할 수 있도록 함 1. UN Studio
2. Concept
3. Design Method
4. Projects
5. Others
6. Conclusion
|
|
|
공통 클럭에 의해 트리거될 때, 래치의 출력이 직접적으로나 조합논리를 지나서나 자신 또는 다른 래치들의 입력이 될 수 없다.
플립플롭 회로는 공통 클럭에 의해 동작하는 순차회로의 일부로서 순차회로가 잘 동작하도록 설계되어야 한다.
|
|
|
프로젝트에 임하게 된 거 같다
또한 혼자가 아닌 둘이서 하다보니 서로 토론을 하다보면 더욱더 좋은 쪽으로 풀리는거 같았고 실제로 그렇게 풀렸다.
이번 프로젝트는 나에게 한 단계 발전할 수 있었던 좋은 기회가 된 거 같다 Project 소개
|
|
|
LogicWorks나 그 이상의 기능을 가진 CAD를 사용할 것.
3)symbol을 이용한 계층적구조로 만들것
제출물 : 1) design 결과 회로 프린트한 것
2) 정상적인 동작을 증명하여 보여 줄 수 있는 화면 프린트 한 것
3) 두 설계에서의 gate 수 등의 설계 복잡도를 비
|
|
|
Digital Filter Design Using Matlab & Verilog
Fdatool (Filter Design & Analysis Tool) 실행
╋━━━━━━━━━━─────────………………
필터를 설계하기 위해 Fdatool 을 실행시킨다.
Start > Toolboxes > Filter Design > Filter Design & Analys
|
|
메뉴펼치기
