|
uck 컨버터와 기본적인 소자들을 맞추었다. 즉, MOSFET의 Gate 부분에 Vpulse를 달아서 회로를 구성했고, 다이오드는 D1N4002, MOSFET은 IRF150으로 설계했다. 출력전압을 12~16V로 맞추기 위해 소자값을 맞추고, Vpulse에 7V를 인가해 준 결과 15V를 얻어낼 수
|
|
|
디지털시계 설계 및 제작 프로젝트를 진행하면서 디지털 시계의 주요 기능과 각종 부가기능들을 브래드 보드판에서 구현하는 것은 소자와 브래드 보드판의 문제만 없다면 회로를 구성하는데 치명적인 문제점은 없었다. 하지만 브래드 보드
|
|
|
회로 연결이었지만 밤샘과 시간을 투자하였을 때 결과가 나와줘서 다행이고, 다음 학년에 하는 회로도 다른 여러 소자를 사용하여 또 회로를 구성하여 보고 싶었다.
TOPIC 2. 타이머를 이용한 디지털 논리 응용 심화 2
-simulator 는 multisim 사용
가
|
|
|
관련 process 12
(4) 세그먼트 관련 process 13
(5) vfd 관련 process 14
6 프로젝트 수행 진행 및 결과 15
(1) 메뉴 1. 잔액조회 15
(2) 메뉴 2. 출금 15
(3) 메뉴 3. 입금 17
7 문제점 및 개선방안 19
8. 고찰 20
[부록] 21
부록 1. 소스코드 21
|
|
|
되도록 회로를 C1 값을 설계하시오
.
C1을 33nF으로 설계하였다. 그 출력의 중심주파수는 2.083kHz를 얻을 수 있었다.
(6) 슈미츠 회로의 저항비 (RS1/RS2)와 Capacitor, C1의 값을 변화시키면서 출력파형을 관찰하시오.
Vc=0.5V, Rs1/Rs2=5kΩ/10kΩ, C1=10nF
Vc=0.5V,
|
|
|
벽에 있는 콘센트에 F형 플러스 규격으로 전압의 rms값 220, 주파수 60Hz, 진폭(최대값) 311.126이다.
그리고 우리 가정에 쓰이는 rms 전류 용량은 15A이다. 1. 설계목적
2. 설계결과
2-1. 단상 직렬회로 설계
2-2. 단상 교류회로 설계
3. 토론주제
|
|
|
회로에 DMM을 연결하기 전에 측정단위부터 맞출 것.② 측정치의 크기를 예상하고 측정범위를 맞출 것.③ 전류측정 상태에서 DMM의 도입선을 전원에 직접연결하지 말 것.
≪ … 중 략 … ≫
Ⅱ. 설계 실습 계획
3.0 Time constant가 1
|
|
|
A B
현재,
0 1
0
1 0
1 0
0 1
1
0 0
0 0
이렇듯 다음상태의 입력이 완전히 바뀌어 나옵니다. 현재입력의 진행방향이 거꾸러 바뀌어서 다음상태가 반대로 나오게 되었습니다. 이상으로 ‘디지털 설계’ 레포트를 마치겠습니다. 감사합니다.
|
|
|
1. 시계 블록도(1page)
2. VHDL 소스 설명(2~42page)
① easy_clock.vhd
② clock.vhd
③ stopwatch.vhd
④ setclock.vhd
⑤ setalarm.vhd
⑥ alarm_dot.vhd
⑥ seven_seg.vhd
3. 동작방법(43page)
4. 동작결과
5. 고 찰
|
|
|
회로 >
< 결과 파형 >
8진 비동기 카운터 실습이 예상했던 것보다 난항을 겪어서 다른 빵판을 구해서 16진 비동기 카운터를 설계하였다. 위에서 보이는 것처럼 설계실습 계획서에서 설계했던 데로 회로를 구현하였는데, 생각보다는 많이
|
|
메뉴펼치기
