|
실험 값들이 이론 값에 비해 그리 크지 않은 차이를 나타내었다.
실험을 하면서 증폭기가 어디에 사용 되는지에 대해서 배울 수 있던 좋은 경험이었다. 실험.NMOS 증폭기
1.Orcad 결과
<공통 - 소스 증폭기>
<공통 - 드레인 증폭기>
2.오실
|
|
|
실험 25의 데이터 - 부하선
○ 결과 및 결론
출력신호는 그 주기의 360° 전체에 걸쳐 변화. 위 그림에서 보듯이 이 증폭기는 최소한 출력신호 스윙의 절반이 공급 전압레벨에 의해 제한되는 고전압레벨이나 저전압레벨, 또는 0v를 넘어서지 않도
|
|
|
증폭기(Non-Inverting Op-Amp)
-
-비반전 증폭기의 입력위상은 그대로 출력으로 나온다.
-반전증폭기와 다르게 병렬이므로 OP-AMP의 이득 =
-따라서 비반전 증폭기는 최소 1이상의 증폭률을 가진다. 1.실험 목적
2.실험 결과 및 분석
3.고찰
4.
|
|
|
실험값과 비교하라.
5) 입력 저항 과 출력 저항 을 구하라.
2.2.3 실험 결과
10V
5.44V
4.72V
837.4μA
5.6μA
843.0μA
149
0.032
4.66kΩ
10V
5.44V
4.81V
853.1μA
5.8μA
858.9μA
147
0.033
4.46kΩ
앞서 실험한 베이스 접지 증폭기 회로 실험과 마찬가지로 동작점을 측정하기
|
|
|
10%에서 90%치에 이르기까지의 경과 시간을 상승시간 또는 rise time이라고 한다.
(2) 그림2(a)의 회로를 이용한 실험으로 나타날 결과를 표1의 여러경우에 대하여 이득과 위상차를 계산하라.
[그림 2(a) - 반전증폭기]
이론적으로 의 이득을 가지게
|
|
|
10. 위의 실험 결과를 바탕으로 표 작성하기
Vin
Vout
측정이득
계산이득
% 에러
단계 3
312mV
2.48V
7.94
7.9
0.5%
단계 4
312mV
632mV
2.02
2.1
3.8%
단계 8
316mV
2.82V
8.92
9.58
6.88%
※ 실험 결과 설명
- 우선, 총 7개의 출력파형은 모두 미리 예비 보고서를 작성하면
|
|
|
출력들은 +15V, -15V가 된다는 것을 이번 실험을 통해 알게 되었다. 전자회로실험의 1장인 첫 실험인데 생각했던 만큼 결과 값이 잘 나와서 실험 진행하는데에는 큰 어려움이 없었다. 1. 사용 장비 및 부품
2. 실험 방법 및 결과
3. 결론
|
|
|
1031000
1043200
10
19.93dB
19.8dB
100kHz
110kHz
1068400
1082950
100
36.4dB
39.5dB
15.8kHz
12k
1356000
1140000
1k
10k
100k
3 Post-Lab(실험 후 과정): 고찰 사항
이번 예비, 결과 실험을 통해서 반전 증폭기의 주파수 특성을 알게되었다. 멀티심을 통해 이론적인 값과 근접하게
|
|
|
증폭기를 구성한 후 입력에 직류 옵셋 전압이 0, 피크-피크값이 10V이고 주파수가 10kHz인 구형파를 가하고 오실로스코프로 연산 증폭기의 출력 파형을 관찰한다. 관찰한 파형으로부터 연산 증폭기의 슬루율을 계산한다.
2.3.3 실험 결과
pspice 결
|
|
|
같이 증가함에 따라 증가함을 알아볼 수 있었다. 또 이 감소함에 따라서 전압이득이 감소함을 알 수 있는데, 이는 = 으로 의 감소로 인해 값이 작아지고 전압이득은 이기 때문에 전압이득이 감소하였다. 1. 실험결과
2. 검토 및 고찰
|
|
메뉴펼치기
