|
대로 보존하는 장점을 가지고 있다. SRAM은 쓰기와 읽기를 동시에 한다는 점에서 DRAM과 같다. 그러나 데이터를 보존하기 위해 캐패시터가 아닌 플립플롭(FLIP-FLOP)을 이용한다. SRAM은 DRAM에 사용하는 캐패시터보다 비싼 트랜지스터를 사용해서 한
|
|
|
플립플롭(flip-flop) 회로라 부르기도 한다. 이 회로는 트랜지스터가 어느 하나는 통전 상태, 다른 하나는 차단 상태로 되도록 한다. 입력 I1에서 펄스가 입력되면 TR1은 통전 상태가 되며, TR2는 차단상태가 되어 출력 Q는 1이 된다. 이 상태는 I2에
|
|
|
D flip-flop
③ Edge-trigger J-K flip-flop
ⅱ) 비동기 입력
ⅲ) Master / Slave Flip-Flop
2) Flip-Flop의 동작특성
ⅰ) 전파지연시간
ⅱ) Set Time
ⅲ) Hold Time
ⅳ) 최대 클럭 주파수
ⅴ) 펄스 폭
3) Flip-Flop의 응용
ⅰ) 병렬 데이터 저장
ⅱ)
|
|
|
11 이므로 D 와 B 의 값은 Reset , C 의 값은 그대로 , A 의 값은 반전이 된다. 따라서 출력은 D+C+B+A+ = 0000 이 된다.
이상 확인해본 결과, 이 회로는 0 부터 9 까지 순환식 카운트를 하고 있음을 알 수 있다. 즉, [그림1] 에서와 같이 0 에서 9 까지 증가했
|
|
|
키면 각 플립플롭의 내용은 다음 단으로 옮겨가므로 n자리의 링 카운터로서는 n가지의 상태를 카운터 할 수 있다. 그러므로 링 카운터는 계단식 스위치와 유사하다고 말할 수 있다.
2) 존슨 카운터(Johson Counter)
존슨 카운터는 동일한 수의 플립
|
|
|
Ⅰ. 동기식 카운터
1. 기재 및 부품
AND 게이트 7408 2개, JK 플립플롭(AND 게이트 입력) 7472 2개, JK 플립플롭
7473 저항 820[Ω], 4비트 만능시프트 레지스터, 단일 펄스 발생기 부품
2. 회로 및 이론 정리
▶비동기식 카운터의 플립플롭 동작은
|
|
|
플립플롭을 여러개 모아놓은 회로를 말한다.
레지스터의 구조
>n비트 레지스터는 n개의 플립플롭으로 구성되어있으며 모든 플립플롭의 클락입력은 공통으로 묶여있다.
>클락 입력(CLK)의 상승엣지 시점마다 모든 플립플롭이 동시에 입력 I
|
|
|
플립플롭의 입력에 연결해주면 된다. 참고로 앞에서 설계했던 시분초들을 나타내는 각 카운터들의 Eo 출력은 자신의 카운터 값이 최대값일 때 무조건 1이 되는 것이 아니라 자신의 카운터 값이 최대값이면서 동시에 아랫자리로부터의 Ei가 1이
|
|
|
트 집합 Load 전 플립플롭을 지우는 데 쓰임 (Low에 활성화)
병렬-직렬 변화기의 로드선은 data를 NAND 게이트를 통하여 전달하고 low에 활성화되는 플립플롭의 프리셋에 이용
플립플롭의 data 선에 있는 값들을 저장
Loadtjs에 High가 되고 병렬 비트(
P_
|
|
|
플립플롭은 JK플립플롭을 사용한다. ----------->>왜 KJ플립플롭 사용?
몇가지 예를 들면 빨간줄에서 현재상태가 S1(100원)일때 입력값 I0(50원)를 입력해주면 출력값이 C(커피 출력)가 되고 다음상태 S0, S1이 0(남은돈 0)이 되는 것을 확인할 수
|
|
메뉴펼치기
