|
회로에 사용.
- Master-Slave Flip Flop: 레이싱 현상 방지구성(1상의 클록펄스)
(3) 74LS73
이번에 우리가 실험에서 사용하게 될 소자로서 Dual JK Flip Flop이며 이는 Falling edge에서 값이 변하도록 설계되어 있는 특징을 지니고 있다. Data sheet를 통해 내부구
|
|
|
플립플롭
≪ 그 림 ≫ 9장 예비 레포트.hwp………………………………………………………7p
아날로그 및 디지털 회로 설계 실습
-예비레포트-
10. 4-bit Adder 설계
1. 목적
2. 설계실습 계획서
전자신문.hwp………………………
|
|
|
회로의 구성이 잘못되지 않도록 해야 한다. 같은 기능의 gate 여서 입력이 2개와 3개의 gate는 각각의 Pin 이 다른 역할을 할 수 있기 때문이다.
실험결과, 예비보고서와 사전 시뮬레이션을 통해 얻은 결과와 비교하여 보았을 때 래치와 플립플롭(
|
|
|
인가되게 하면 정상적인 동작이 이루어진다. ▣ 실험 목적
▣ 실험 이론
▣ 예비과제
⑴ Latch 회로와 Flip-Flop회로를 비교 설명 하라.
⑵RS flip flop을 JK, D, T flip flop으로 변환시켜라.
⑶Race problem에 대하여 timing chart를 이용하여 설명하라.
|
|
|
플립플롭과 시프트레지스터 응용 제작(06 ff-shift33.pdf)
1. R-S F/F의 회로와 응용
(1) RS-FF의 주요 기능
◎ R-S F/F의 래치(Latch)기능
◎ 채터링(Chattering)방지 기능
(2) RS-FF 회로의 동작 실험
(3) R-S F/F 회로를 응용한 ON/OFF 전자스위치
◎ RS-FF 스
|
|
|
위의 사진과 같은 파형을 얻을 수 있었을 것입니다. (7476 소자로 시뮬레이션이 가능했다면 파형은 실제실험에서 오실로스코프의 역할을 하는 vpulse소자를 이용하여 파형을 얻어낼 수 있었을 것입니다.) 실험목적
예비과제
실험
|
|
|
예비보고서를 작성할 때는 사전에 많은 정보를 조사해갔지만, 어떤 원리인지 확실하게 이해가 잘 되지 않았지만 실험을 함으로써 확실하게 이해가 되었다.
실험 3은 SN7402소자 2개를 이용하여 회로를 구성한 후 RS 플립플롭의 동작 원리를 알아
|
|
|
버리게 됩니다. 따라서 래치 회로는 입력 SR=11을 인가하지 않는다는 조건하에 사용하여야 합니다. 만약 래치가 nand 로 구성된 래치라면 00 을 인가하면 안됩니다.
Pspice의 예시 실험 목표
사용 부품
관련 이론
실험 순서
용어 정리
|
|
|
R-S latch 구성 및 출력
실험 사진 첨부
예비회로 조사를 통한 출력과 비교
Latch 대한 개념 이해
실험 분석
R-S F/F의 회로 구성
J-K f/f 을 구성
J-K F/F 대한 개념 이해
실험 분석
토글 값이 제대로 나오지 않는 이유에 대한 분
|
|
|
래치 및 D 플립-플롭
데이터 및 관찰 내용
실험순서 3 : SPDT 스위치의 되튐에 의한 영향 제거 회로에 관한 관찰 내용:
- A에 접촉한 후 떨어뜨렸다 다시 A에 접촉해도 래치에 의해 불이 꺼졌다. 켜지지 않았다.
A에 연결하면 S에 LOW입력, Q가 LOW로
|
|
메뉴펼치기
